| 雷達實時仿真中的脈沖壓縮技術(shù)研究 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：2214 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在雷達實時仿真系統(tǒng)中,通過匹配濾波法,利用FPGA硬件實現(xiàn)了數(shù)字脈沖壓縮功能模塊。根據(jù)仿真系統(tǒng)通用性要求，定義了標準的模塊接口界面；依據(jù)頻域FFT法，設(shè)計了流水式并行結(jié)構(gòu)，滿足信號的實時輸入輸出與高速處理，并給出了共享FFT引擎結(jié)構(gòu)，節(jié)省近一半資源。為了進一步減少理論誤差，引入分段卷積思想，具體設(shè)計了重疊相加法電路。實驗結(jié)果表明，多種方案完成了預期壓縮功能，數(shù)據(jù)吞吐率達到每秒數(shù)十兆，處理時間僅約10 μs。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2