基于FPGA的新型浮點FFT處理器設計 | |
所屬分類:參考設計 | |
上傳者:chenyy | |
文檔大小:50 K | |
標簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:針對現(xiàn)有FFT算法結(jié)構(gòu)復雜、難以并行擴展的問題,提出了一種改進的FFT算法,在此基礎上設計了一種基于浮點運算的FFT處理器,并進行了仿真驗證。結(jié)果表明,新算法大大簡化了系統(tǒng)結(jié)構(gòu),減少了系統(tǒng)的硬件開銷,非常容易并行實現(xiàn),且顯著提高了運算效率,完成一次N點的FFT運算只需要N/2個時鐘,完全滿足實時信號處理的要求。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2