| 基于DDR SDRAM的高速數據采集系統的設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：1250 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：采用DDR SDRAM作為被采集數據的存儲體，研究了DDR SDRAM在高速數據采集系統中的應用，分析了DDR SDRAM的工作模式，給出了一種基于DDR SDRAM的高速數據采集系統的設計框圖，研究了高速、大容量存儲體的設計方案。結合高速數據采集系統的設計要求，重點研究了一種DDR SDRAM控制器的FPGA實現方法，簡要介紹了控制器設計中各個模塊的功能，最后給出了讀/寫控制模塊對DDR SDRAM的讀操作仿真時序圖。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2