自適應(yīng)算術(shù)編碼的FPGA實(shí)現(xiàn) | |
所屬分類(lèi):技術(shù)論文 | |
上傳者:aet | |
文檔大小:305 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:在簡(jiǎn)單介紹算術(shù)編碼和自適應(yīng)算術(shù)編碼的基礎(chǔ)上,介紹了利用FPGA器件并通過(guò)VHDL語(yǔ)言描述實(shí)現(xiàn)自適應(yīng)算術(shù)編碼的過(guò)程。整個(gè)編碼系統(tǒng)在ALTERA公司的MAX+plusⅡ軟件上進(jìn)行了編譯仿真,測(cè)試結(jié)果表明:編碼器各個(gè)模塊的設(shè)計(jì)在速度和資源利用兩方面均達(dá)到了較優(yōu)的狀態(tài),可以滿足實(shí)時(shí)編碼的要求。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專(zhuān)家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2