| FPGA原型驗證 | |
| 所屬分類：技術論文 | |
| 上傳者：serena | |
| 文檔大小：200 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：快 速系統原型技術已成為 SoC(片上系統)驗證的主要手段之一,但大多數的原型描述仍使用 Verilog/VHDL 語言,描述效率低。以軟件編譯式系統設計 (SCSD)為基礎,提出了SoC 的原型驗證流程,用 Handel-C 語言描述 SoC 原型,并直接實現在原型驗證硬件上;用 SCSD的軟件工具、 RC1000 和 RC200 硬件平臺搭建了一個 SoC 原型驗證系統的樣機,并在樣機上完成了 Lena 圖像處理 SoC 的原型驗證;在反復試驗的基礎上,改進了 SoC 原型驗證流程,并設計出了新的原型電路板。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2