| Verilog的邊沿檢測技術(shù)_設(shè)計源代碼 | |
| 所屬分類：源代碼 | |
| 上傳者：crazybingo | |
| 文檔大小：36 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：verilog的邊沿檢測技術(shù)，在fpga信號處理中應(yīng)用相當(dāng)?shù)拇螅?/span> | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計與實(shí)現(xiàn)
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計與測試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計與實(shí)現(xiàn)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計
- 基于FPGA的電磁繼電器在線測試系統(tǒng)設(shè)計
- 基于FPGA的LVDS多通道視頻流自動校準(zhǔn)設(shè)計與實(shí)現(xiàn)
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2