| 基于FPGA實現(xiàn)多DSP系統(tǒng)的數(shù)據(jù)流高效廣播 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大小：492 K | |
| 標簽： DSP | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：以ADSP-TS201構成的多DSP系統(tǒng)中，鏈路口數(shù)目有限會造成數(shù)據(jù)廣播復雜度的提高。為此提出了一種基于FPGA實現(xiàn)DSP間廣播通信的方案。設計了基于FPGA的鏈路口接收和發(fā)送模塊，采用自定義數(shù)據(jù)報頭，完成了基于令牌和輪詢的數(shù)據(jù)調度狀態(tài)機的設計，實現(xiàn)了DSP之間的一對一、一對多以及多對多的廣播通信。經驗證，該廣播通信方法的吞吐率單向可達150 MB/s，雙向可達300 MB/s，數(shù)據(jù)傳輸可靠，具有可擴展性。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2