| 基于FPGA的高速浮點FFT的實現(xiàn)研究 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大小：482 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：研究了利用FPGA實現(xiàn)浮點FFT的技術(shù)，提出了一種循環(huán)控制、RAM訪問和蝶形運算三大模塊以流水線方式協(xié)同工作的方案，結(jié)合數(shù)據(jù)緩沖和并行處理技術(shù)，討論了蝶形運算單元的工作機制。浮點乘法器采用并行Booth編碼和3級Wallace壓縮樹的結(jié)構(gòu)，浮點加法器中采用獨立的定點加法器和減法器，使運算得以高速進行。RAM讀/寫時序和運算參數(shù)都可利用寄存器設置。本設計已在Cyclone-II系列芯片EP2C8Q208中實現(xiàn)，200 MHz主頻下，采用外部RAM，完成1 024點復數(shù)FFT只需750 μs。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2