| 基于NiosII的智能多接口片上系統設計 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大小：488 K | |
| 標簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設計了一種基于NiosII處理器的片上系統（SoC），集成了NiosII處理器IP、PCI接口IP、網絡接口IP以及基于Wishbone總線的串行接口IP核、CAN接口IP核等。系統具有可重配置、可擴展、靈活、兼容性高、功耗低等優點，適合于片上系統開發與應用。本設計使用Verilog HDL硬件描述語言在QuartusII環境下進行IP軟核設計、綜合、布局布線，在Model Sim下完成功能、時序仿真，在SoPC下完成系統的定制與集成，在NiosII IDE環境下完成片上系統軟件程序的開發，最后在FPGA器件上實現了智能多接口功能的片上系統。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2