??? 由于很容易捕獲到配置比特流并進行復制，因此，FPGA設計很難防范設計竊取。對于竊取知識產權(IP)而言，從比特流中提取出IP幾乎不可能，但是卻能從FPGA中克隆整個設計。為了保護配置比特流，有的FPGA現在能夠對比特流進行加密。然而，對于不具備通過嵌入式比特流加密手段來加密配置比特流的FPGA而言，需要在生產過程中增加步驟對FPGA中的密鑰進行編程，因此提高了成本。對于大批量應用，使用安全輔助芯片" title="輔助芯片">輔助芯片的性價比會更高一些。
?? ?本文提供了解決方案來保護FPGA設計不被克隆。利用“識別、朋友或者敵人(IFF)”的設計安全方法，在FPGA中和安全存儲器" title="安全存儲器">安全存儲器中的哈希計算結果匹配之前，這一方案禁用FPGA中的設計，因此，即使捕獲到配置數據比特流，設計也是安全的。在這一解決方案中，安全存儲器是FPGA的安全輔助芯片。
設計實現
??? 在IFF概念中，采用了安全輔助器件來計算哈希算法。Dallas半導體公司的安全存儲器DS28E01結合了1024位EEPROM和符合ISO/IEC 10118-3安全哈希算法(SHA-1)的“挑戰-響應”認證安全方法。DS28E01是一線接口器件，因此這一解決方案只需要一個FPGA I/O引腳。安全存儲器需要采用上拉電阻和一線I/O引腳連接。
??? 圖1所示為采用了IFF概念的設計安全參考設計" title="參考設計">參考設計的頂層結構圖。安全存儲器SHA-1引擎根據存儲在安全存儲器中的密鑰來計算哈希算法，該密鑰是FPGA產生的隨機數" title="隨機數">隨機數，在安全存儲器中具有唯一的ID。
?
?
圖1 采用了IFF概念的設計安全解決方案
??? 在使用FPGA時，SHA-1 IFF模塊中有安全存儲器中的匹配密鑰，能夠根據和安全存儲器中SHA-1引擎相同的輸入來計算SHA-1算法。配置完FPGA后，不會啟用用戶設計。只有當安全存儲器和FPGA中的哈希計算結果相匹配時，SHA-1 IFF模塊才會使能用戶設計。
??? 系統一旦上電" title="上電">上電，以嵌有SHA-1 IFF參考設計的用戶設計配置完FPGA后，FPGA產生一個隨機數，把它發送給安全存儲器。FPGA讀取來自DS28E01的160位消息認證碼(MAC)計算結果，將其和FPGA SHA-1 IFF引擎MAC結果進行對比。如果MAC結果匹配，SHA-1 IFF模塊使能用戶設計，如果不匹配，則禁用它。圖2所示為采用了IFF概念的設計安全流程。
?
??? 這一參考設計為用戶利用FPGA來設置DS28E01器件提供了其他方法。FPGA配置完成后，它支持FPGA向安全存儲器發送密鑰，在生產過程比較安全的地方進行設置。
?? ?圖3所示為通過FPGA對DS28E01編程的設計安全流程。
?
??? 一旦使能用戶設計后，關斷SHA-1 IFF引擎模塊以降低功耗。用戶可以連接外部邏輯或者狀態機來復位SHA-1 IFF引擎，再次啟動工作。一旦使能信號變為高電平，SHA-1 IFF引擎模塊則不斷計算并檢查SHA-1算法。
設計組成模塊
??? 這一解決方案的參考設計含有三個主要模塊：
??? · SHA-1引擎：這一模塊計算SHA-1算法，進行安全認證。它接收安全存儲器通過一線接口傳送來的設計，將其和MAC結果進行對比。只有當哈希計算結果和安全存儲器中SHA-1引擎的哈希計算結果匹配時，才使能用戶設計。
??? · 隨機數發生器(RNG)：當復位信號置位SHA-1引擎模塊時，RNG為該模塊產生一個隨機數。SHA-1 IFF參考設計使用了一個8位RNG塊。SHA-1引擎模塊處理這一8位隨機數，轉換成40位隨機數據，進行哈希計算。
??? · 一線接口：這一模塊支持FPGA中參考設計和安全存儲器之間的數據傳送。
用戶設計模塊
??? SHA-1 IFF引擎系統時鐘頻率的典型值FMAX是100MHz，或者更低。用戶必須向參考設計輸入SHA-1 IFF引擎頻率，從而保證數據在FPGA和安全存儲器之間正確地發送和接收。用戶可以為SHA-1 IFF引擎和用戶設計提供不同的時鐘。
解決方案的安全性
??? 上電時，當FPGA中的配置數據比特流在FPGA和外部存儲器之間傳送時，可以捕獲到它。利用捕獲到的配置數據比特流，配置另一FPGA器件，就可以復制這一FPGA設計。這一方案可以確保克隆器件無法工作，從而保護了用戶設計。如果沒有正確的密鑰和哈希算法計算結果，則會一直禁用FPGA中的用戶設計。
????為了將設計克隆到另一FPGA設計中，必須克隆密鑰和安全存儲器的唯一ID。這很難實現，因為不能讀出DS28E01密鑰，也無法從MAC結果中反向篡改SHA-1算法來確定密鑰。
結? 論
??? 即使捕獲了配置數據比特流，這一FPGA設計安全IFF解決方案也能保護Altera? FPGA設計不被克隆。在FPGA中和安全存儲器中的哈希計算結果匹配之前，一直禁止用戶設計。這一設計安全解決方案保護了FPGA設計人員的IP。