摘要：按鍵被廣泛用于基于FPGA的數字電路系統設計中，機械式按鍵開關在按鍵操作時經常會出現抖動現象，如果不進行消除將會造成電路系統的誤操作。基于此介紹了基于VHDL語言的計數器型消抖電路、D觸發器型消抖電路、狀態機型消抖電路的工作原理、相關程序、波形仿真及結果分析，并下栽到EP2C35F672C8芯片上進行驗證，消抖效果良好，性能穩定，可廣泛用于FPGA的按鍵電路中。
關鍵詞：VHDL；消抖；FPGA

0 引言
    按鍵開關是許多電子產品不可缺少的輸入設備，在智能化電子產品中，按鍵開關作為人機交互的主要器件之一，可以實現人機對話，完成各種功能操作，而機械式按鍵開關由于其低成本、高可靠性被廣泛使用。在按鍵操作時，機械觸點的彈性及電壓突跳等原因，在觸點閉合或開啟的瞬間會出現電壓抖動，實際應用中如果不進行處理將會造成誤觸發。常見的硬件消抖方法有：利用電容的充放電原理；利用RS觸發的保持功能；由同相器組成的積分去抖電路；用反相器組成的翻轉式去抖電路；不可重復觸發單穩態等等。本文采用VHDL語言設計了幾種按鍵開關的消抖電路。

1 計數器型消抖電路
1．1 計數器型消抖電路(一)
    計數器型消抖電路(一)是設置一個模值為(N+1)的控制計數器，clk在上升沿時，如果按鍵開關key_in='1'，計數器加1，key_in='0' 時，計數器清零。當計數器值為2時，key_out輸出才為1，其他值為0時。計數器值為N時處于保持狀態。因此按鍵key_in持續時間大于N個clk時鐘周期時，計數器輸出一個單脈沖，否則沒有脈沖輸出。如果按鍵開關抖動產生的毛刺寬度小于N個時鐘周期，因而毛刺作用不可能使計數器有輸出，防抖動目的得以實現。clk的時鐘周期與N的值可以根據按鍵抖動時間由設計者自行設定。
    主要程序結構如下：
   
   
    圖1是N為3的波形仿真圖，當按鍵持續時間大于3個時鐘周期，計數器輸出一個單脈沖，其寬度為1個時鐘周期，小于3個時鐘周期的窄脈沖用作模擬抖動干擾，從圖1可以看出，抖動不能干擾正常的單脈沖輸出。

    該方案的特點是能很好消除按鍵抖動產生的窄脈沖，還可以濾去干擾、噪音等其他尖峰波，但遇到脈寬大于N個Tclk時鐘周期的干擾、噪音等時會有輸出從而產生誤操作，而對于按鍵操作要求按鍵時間必須大于N個Tclk時鐘周期，否則按鍵操作也沒有輸出。

1．2 計數器型消抖電路(二)
    計數器型消抖電路(二)是控制計數器工作一個循環周期(N+1個狀態)，且僅在計數器為0時輸出為“1”。電路設計了連鎖控制設施。在計數器處于狀態0時，此時若有按鍵操作，則計數器進入狀態1，同時輸出單脈沖(其寬度等于時鐘周期)。計數器處于其他狀態，都沒有單脈沖輸出。計數器處于狀態N時，控制en='0'，導致計數器退出狀態N，進入狀態0。計數器能否保持狀態0，取決于人工按鍵操作，若按鍵key_ in='1'，控制en='1'(計數器能正常工作)，key_in='0'，計數器狀態保持。顯見計數器處于狀態0，人工不按鍵，則計數器保持狀態0。
    主要程序結構如下：
   
   
    圖2是N為7的波形仿真圖。在計數器狀態為0時，key_in有按鍵操作，計數器開始連續計數直到計數器狀態為0；計數器狀態為1-7時，key _in任何操作對計數器工作無影響，計數器在狀態為1時，輸出一個單脈沖，脈沖寬度為1個時鐘周期。

    該設計方案的特點是能很好消除按鍵抖動產生的連續脈沖，對按鍵時間沒有要求，缺點是在計數器狀態為0時，遇到干擾、噪音等時會有輸出，從而產生誤操作。

2 D觸發器型消抖電路
    D觸發器型消抖電路設計了三個D觸發器與一個三輸入與門。三個D觸發器串行連接，其Q輸出端分別與三輸入與門的輸入端連接，D觸發器型消抖電路RTL電路如圖3所示。

    主要程序結構如下：
   
    圖4為D觸發器型消抖電路波形仿真圖，由圖可見，當按鍵操作時間大于或等于clk時鐘周期的3倍時，輸出一個正脈沖，正脈沖的寬度比key_in少2個clk時鐘周期。

    D觸發器型消抖電路與計數器型消抖電路(一)相似，計數器型消抖電路(一)輸出脈沖寬度是固定的，D觸發器型消抖電路輸出脈沖寬度隨著按鍵操作時間長短變化。

3 狀態機型消抖電路
    狀態機型消抖電路采用有限狀態機的設計方法來描述與實現，狀態機有S0，S1，S2三種狀態，在S0狀態下key_out輸出為低電平，并以clk時鐘信號的頻率采樣按鍵輸入信號，如果key_in=‘0’，則保持在S0狀態，并繼續采樣按鍵輸入信號的狀態，如果key_in=‘1’，則轉入S1狀態；在S1狀態下key_out輸出仍為低電平，繼續采樣按鍵輸入信號的狀態，如果key_in=‘1’，則轉入S2狀態，如果key_in=‘0’則轉入
S0狀態；在S2狀態下繼續采樣按鍵輸入信號的狀態，如果key_in=‘1’，則保持在S2狀態，key_out輸出正脈沖，如果key_in=‘0’，則轉入S0狀態，key_out輸出低電平。
    主要程序結構如下：
   
    圖5為狀態機型消抖電路波形仿真圖，由圖可見，該狀態機型消抖電路與D觸發器型消抖電路仿真結果一致。

4 結束語
    采用VHDL語言實現按鍵的消抖電路的方法有很多，本文介紹的幾種消抖電路都通過仿真分析及實驗驗證，消抖效果良好，性能穩定，而且各有自己的優勢與缺點，設計者可以根據設計需求選擇使用。