摘 要： 介紹了一種低溫漂的BiCMOS帶隙基準電壓源及過溫保護電路。采用Brokaw帶隙基準核結構，通過二階曲率補償技術，設計了一種在-40℃～+160℃的溫度變化范圍內溫度系數為25ppm/K、輸出電壓為1.2±0.000 5V的帶隙基準電壓源電路。電源電壓抑制比典型情況下為72dB。這種用于內部集成的帶熱滯回功能的過溫保護電路，過溫關斷閾值溫度為160℃，溫度降低，安全開啟閾值溫度140℃，設計的熱滯回差很好地防止了熱振蕩現象。
關鍵詞： Brokaw帶隙基準；溫度曲率補償；過溫保護；熱滯回
?
在集成電路設計中，如電源管理芯片、A/D或D/A轉換器，都要求片內集成高精度電壓基準源。由于帶隙基準電壓源能夠實現高電源抑制比(PSRR)和低溫度系數，這種電路結構是目前各種基準電壓源電路中性能最佳的拓撲形式[1-2]。考慮到在一些高精度應用場合對溫度系數的要求非常高，故在本設計中考慮了以簡單方式實現溫度特性的二階曲率補償。
另外，在功率集成電路中，電路耗散的功率大，聚集的熱量會使芯片的溫度升高，因此必須設置過溫保護電路(OTP)。芯片溫度超過允許值時，保護電路自動將功率通路切斷，直至溫度下降至安全工作區，電路才能重新開始工作[3]。本文首先提出了一種無需運算放大器的Brokaw結構基準電路，分析其工作過程和原理，同時對溫度特性的二階曲率補償原理和電路實現作了分析；然后介紹一種帶熱滯回功能的過溫保護電路。最后給出了本設計基于UMC 0.6μm BCD工藝在Hspice環境下的仿真分析結果。
1 帶隙基準基本原理
帶隙基準源是根據硅材料的帶隙電壓與電源電壓和溫度無關的特性，通過電阻網絡將熱電壓VT放大K倍，利用VT的正溫度系數（室溫下，
）與雙極型晶體管(BJT)基-射極電壓VBE的負溫度系數（室溫下，
）相互抵消，實現與溫度無關的基準電壓[1]。適當選擇放大倍數K，使兩個電壓的溫度系數完全抵消，即可得到在某一溫度下具有零溫度系數的基準電壓VREF=VBE+KVT。
如圖1熱電壓VT一般由兩個集電極電流相等而發射極面積不同的晶體管基-射極電壓之差ΔVBE提供。假設Q1和Q2為兩個同質晶體管，Q2的發射極面積是Q1的發射極面積的N倍，則有ΔVBE=VBE2-VBE1=VTlnN。
帶隙基準源的誤差主要由運放的輸入失調、有限增益和電流鏡失配等因素引起[2-3]。而這些因素最終都導致兩個晶體管集電極電流不相等，從而給基準電壓帶來誤差。圖1中利用理想高增益運放構成的深度負反饋結構使得集電極電流I1和I2始終相等，維持運放兩輸入端電壓相等，實現穩定的基準輸出。實際中，由于器件不對稱性，運放的輸入失調電壓VOS總是存在的，輸入失調電壓對基準輸出的影響可以表示為：
?
式中，V-為運放反相端電壓，VOS本身還是溫度的函數，受溫度影響的誤差也將進一步被引入到基準電壓。此外，由于運放的電源電壓抑制比有限，電源電壓波動也會對基準電壓輸出產生較大影響。基于以上考慮，在此提出一種帶曲率補償無運放的Brokaw基準電壓源。該結構由電流鏡實現電流匹配，并且帶隙核心電路可以很好地和電源電壓相隔離，減小電源電壓波動造成的影響。
2 電路結構設計
圖2所示為完整的帶隙基準和過溫保護電路。主要包括四個部分：基準啟動電路；Brokaw帶隙基準核；曲率補償電路；熱關斷及滯回電路。
?
2.1 Brokaw帶隙基準電路
Brokaw帶隙基準電壓源[4]是1974年由A.Paul Brokaw在Widlar帶隙基準電壓源的基礎上提出來的。與Widlar帶隙基準電壓源相比較而言，Brokaw基準可以產生兩倍的PTAT電流，減小了Q1和Q2大的發射區面積比所帶來的器件失配，具有更好的電壓溫度特性。有別于傳統的帶運放的Brokaw帶隙基準，本設計直接采用電流鏡MP1、QP2、QP3使得流過QN2、QN3的集電極電流相等。QN3的有效發射區面積是QN2的8倍。所以基準輸出電壓為：
調節式(2)中的電阻比值即可得到近似零溫度系數的基準輸出。圖2中，MP1既可以起到電流鏡像的作用，同時，還將帶隙核與電源電壓相隔離，增大電源電壓抑制比(PSRR)。C1的作用是將電源電壓經過QN5耦合到QN2集電極的小信號紋波濾除。由于其他節點的寄生電容非常小，環路主極點可以近似由C1和QP1基極串入的等效阻抗決定。該單極點系統具有相位裕度大的優點。QN9的基極和QN5射極相連使得QN3、QP3、QN5形成一個閉合的負反饋環路，以穩定VREF輸出電壓。由于除了基準輸出VREF以外，系統還需求一個0.925V的比較閾值基準電壓，如圖2電壓VTH1由VREF經過R6、R7分壓得到。
2.2 二階曲率補償
一般在簡單的帶隙基準電壓源中，溫度補償只采用一階的。但實際中，特別是在要求溫度跨度范圍比較大的應用中，要保證整個溫度范圍內溫度特性都比較好，二階曲率補償就顯得尤為重要。因為BJT的VBE電壓與溫度的關系不是線性的，根據參考文獻[5]
式中，VBG0是在溫度為0K時外推得到的PN結二極管電壓，T是絕對溫度，T0是參考溫度，VBE0是在溫度為T0時的發射結電壓，η是與工藝有關且與溫度無關的常數，α的值與集電極電流IC的溫度特性有關(當IC是與溫度成正比的PTAT電流時，α=0；當IC與溫度無關時，α=1)。由式(3)可知，VBE中與溫度相關的非線性項為TlnT。將式(3)按泰勒級數展開為：
式中，a0～an為常數。可見，傳統的帶隙基準電路只消除了VBE中與溫度相關的一次項，因此使輸出具有高階的溫度相關性。要降低輸出電壓的溫度系數，就需要對VBE中與溫度相關的非線性項進行補償。本設計中采用了一種簡單有效的曲率補償方式，具有器件少、占用面積小、補償效果明顯、適于工程實現等優點。圖2中QN4和R5的作用就是在高溫時對基準輸出進行二階曲率補償。一般的帶隙基準輸出電壓的溫度特性是一個開口向下的二次拋物線波形，在高溫時它會隨著溫度的升高而急劇下降。一般情況下最高溫度要求為85℃，此時基準輸出電壓降低得不是很多，能夠滿足要求，但在本設計中過熱保護的門限溫度較高(160℃)，要求此時基準輸出電壓仍能滿足要求，所以這里就需要對基準的高溫特性作改進。當溫度較低時，R3上的壓降較小，使得QN4沒有電流流過。隨著溫度升高，R3上的PTAT壓降也會升高，在某一門限值處QN4開始導通，它的發射極電流作用在R4上，使基準電壓在高溫時抬高，以此來修正其二階系數。R5的射極衰減作用是將QN4的射極電流限定在一個合適的值，如果補償電流過大，在160℃附近的基準輸出電壓就會過高。
2.3 啟動電路
為了避免基準電路在電源上電后始終保持在初始零電流狀態，需要設計啟動電路來擺脫初始的“簡并”偏置點，迅速建立在穩定工作點上[6]。圖2中QN1和R1組成了基準的啟動電路。QN1的基極外接基準使能信號REF_EN，當該信號變高為有效時，基準建立之初流過R1的電流很小，所以MP1、MP2、MP3的柵極都被拉低，使得有電流流過這三條支路，擺脫了零電流的初始狀態，基準迅速建立。基準電壓正常后流過R1的電流增大，QN1基-射極電壓降低，流過QN1的電流減小，啟動過程完成。
2.4 過溫保護電路
在輸出負載電流變大等情況下可能使得芯片內部溫度激增，需要設計過溫保護電路。同時，在過溫保護閾值點附近可能出現反復關斷開啟的熱振蕩現象，需要過溫保護電路具有熱滯回（Thermal Threshold Hysteresis）功能[1]。系統對過溫保護功能模塊提出的要求是：當內部溫度高于160℃時，過溫保護電路輸出信號OTP-OUT由高電平跳變為低電平，關斷芯片內其他模塊，防止過溫燒毀；當溫度降至低于160℃后OTP-OUT不會迅速變高，而是要經過20℃的滯回量，在低于140℃后過溫保護中止，OTP-OUT變為高電平，芯片恢復正常工作。設計滯回量的目的就是要防止在過溫閾值附近出現的熱振蕩現象。如圖2的過溫關斷和滯回電路部分。MP2、MP3為整個過熱保護電路提供偏置電流，C2作為反相器鏈輸入濾波電容能夠減小QN8集電極電壓波動對輸出的影響，二極管連接的QN6是為QN7的基-射極鉗制一個適當的電壓，使得QN7能夠充分導通，MP4可以加速反相器INV2的導通。當芯片溫度低于160℃時，QN7、RT1、RT2支路偏置的QN8基極電壓小于其導通閾值VBEON(QN8)，QN8處于關斷狀態，QN8的集電極電壓為高，經過二級反相器后OTP_OUT輸出為高電平，表示工作溫度正常。OTP_OUT反饋回來控制MN1柵極，此時MN1導通，RT3被短路。忽略MN1的導通電阻，QN8的基極電壓可近似表示為：
式中，ID為QN7的集電極電流。
當芯片溫度高于160℃時，由于QN8的基-射極電壓為負溫度系數，此時，VB(normal)>VBEON(QN8)，QN8導通，集電極被拉低，OTP_OUT輸出變低，MN1關斷，由此，QN8基極電壓變為：
可見，VB(off)>VB(normal)，即當溫度升高到關斷溫度后，QN8基極電壓升高，需要更大的VBEON(QN8)才能關斷QN8。也就是說，由于基-射極電壓的負溫度特性，需要比160℃更低的溫度才能使OTP_OUT輸出變為高電平。當溫度稍微下降時，由于VB(off)較高，而VBEON(QN8)變化不大，所以QN8繼續導通。在消除導致芯片過熱因素后，芯片溫度下降到足夠低，此時VBEON(QN8)相對較高，VB(off)已經不足以使QN8導通，截止后的QN8集電極輸出為高，電路恢復正常工作。這種利用關斷前后的電壓差值以及BJT基-射極電壓負溫度系數特性的滯回電路很好地防止了熱振蕩。根據設計要求，電路在溫度高于160℃時關斷，下降到140℃時恢復工作，通過調節分壓電阻的比值即可設置精確的電壓閾值。根據以上分析可以得到以下關系：
3 仿真結果與討論
本設計基于UMC 0.6μm_5V_30V_2P2M_P_SUB BCD工藝，采用Hspice仿真分析。
圖3 為帶隙基準在電源電壓為2.5V、4.5V、6V下的溫度特性，在-40℃～+160℃寬范圍內，相對溫度系數約25ppm/K。可以從圖上看到溫度曲線在高溫時的補償效果，在整個溫度范圍內基準中心值保持在設計要求值。
?
圖4 為隨電源電壓變化特性，室溫下，在2.5V～6V范圍，輸出基準電壓1.2±0.000 5V。電源電壓抑制比(PSRR)在典型電源電壓4.5V條件下為72.2dB。
?
圖5為基準啟動過程，隨著電源電壓增高，當達到最低啟動電壓后，基準輸出迅速建立，如圖建立時間約2.5μs。圖6表示過溫保護效果，圖6(a)掃描溫度從-40℃到+170℃，過溫關斷(otp_out由高變低)閾值為160℃，圖6(b)掃描溫度從+170℃到-40℃，滯回開啟（otp_out由低變高）閾值140℃，滯回裕量符合設計要求，關斷開啟迅速。所有條件下仿真結果表明，閾值溫度變化范圍為1℃。
?
本文設計實現的這種帶曲率補償的基準和過溫保護電路，利用簡單的二階曲率補償方式，基準電壓在整個寬溫度范圍內都能穩定。過溫保護模塊固有的滯回裕量可以很好地防止熱振蕩，同時可以保證高的溫度靈敏度。在UMC 0.6μm BCD工藝下仿真結果表明，與同類寬電源電壓、寬溫度范圍基準電路性能相比，具有結構簡單、精度高、低功耗、易于集成等特點，非常適合集成在各類型電源管理芯片中，并已實際應用于一款高壓同步BUCK芯片。
參考文獻
[1] 朱國軍，唐新偉，李肇.一種帶熱滯回功能的過熱保護電路[J].微電子學，2006，36(1)：84-86.
[2] XING Xin Peng，LI Dong Mei，WANG Zhi Hua.A near-1V 10ppm/℃CMOS bandgap reference with curvature?
compensation[J].Chinese Journal of Semiconductors，2008，29(1)：24-28.
[3] 朱樟明，楊銀堂.一種10-ppm/℃低壓CMOS帶隙基準電壓源設計[J].電路與系統學報.2004，9(4)：118-120.
[4] BROKAW A P.A simple three-termimal IC bandgap reference[J].IEEE J.Solid-State Circuits.1974，9(6)：388-393.
[5] 楊鵬，吳志明，呂堅，等.一種二階補償的低壓CMOS帶隙基準電壓源[J].微電子學，2007，37(6)：891-894.
[6] RAZAVI B.模擬CMOS集成電路設計[M].陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學出版社，2000.
[7] NAGEL M H，FONDERIE M J，MEIJER G G M，et al.Integrated 1V thermal shutdown circuit[J].IEEE Elec Lett，1992，28(10)：969-970.