摘? 要：通用的FPGA驗(yàn)證平臺" title="驗(yàn)證平臺">驗(yàn)證平臺在運(yùn)行不同的應(yīng)用時(shí)，其瞬態(tài)電流需求是不同的。本文以Xilinx Virtex-4千萬門級的FPGA高端IC驗(yàn)證平臺為例，采用Cadence SQ P1分析工具，對多種地電平面、電容值、電容的放置位置、電容的類型等進(jìn)行評估，然后通過修正電容數(shù)量和額定值，調(diào)整電容的布局以及封裝等，達(dá)到符合要求的電源-地平" title="地平">地平面目標(biāo)阻抗，從而將電源/地平面上的噪聲降低到電源的要求范圍。本文提出的電源完整性" title="電源完整性">電源完整性分析方法，對其他類型的系統(tǒng)板級" title="板級">板級設(shè)計(jì)也有一定的指導(dǎo)意義。
關(guān)鍵詞：瞬態(tài)電流 紋波電壓 目標(biāo)阻抗 去耦電容" title="去耦電容">去耦電容 電源完整性
?
?
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時(shí)通過電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。