文獻標識碼： A
文章編號： 0258-7998(2013)04-0039-03
隨著電子技術的發展，當前先進的數字通信設備系統對高速度、高分辨率ADC的需求不斷增加[1]。數字通信協議也在快速發展，這些通信協議所需要模/數轉換器的性能指標是不一樣的[2]，所以多種不同的協議標準的共存無法避免。為實現不同通信標準的融合，一個重要的發展趨勢是通信系統將能提供多種服務的集成，即對不同通信協議標準的兼容。在實現功能多樣化的同時，盡可能減小功耗和成本，最大限度地利用現有的軟硬件資源。
針對上述情況，本文設計了一個14 bit、100 MS/s的流水線ADC，并且根據ADC系統逐級縮減的設計原則，設計了可重構配置電路，能通過關斷子級電路控制流水線ADC在8 bit、10 bit、12 bit、14 bit的不同模式下工作，以適應不同的應用領域，更有效地減小功耗。
1 流水線ADC系統設計
現在的流水線ADC大多采用帶冗余位結構，1.5 bit/級和2.5 bit/級結構都被廣泛采用。根據參考文獻[3]提出的分析方法，考慮流水線ADC的可重構特性，并從優化整體功耗和性能的角度出發，選定了2.5 bit/級的ADC結構，末級采用2 bit的Flash ADC，系統結構如圖1所示。
如圖所示， ADC系統主要包括一個可重構控制器、前置采樣/保持電路、3級可控的2.5 bit/級的流水線子級模塊、冗余位數字校正和延時對齊電路。可重構控制器根據系統控制信號CON產生不同的狀態信號控制關斷子級電路，改變ADC的工作模式，可以實現分辨率位數分別為8 bit、10 bit、12 bit、14 bit的動態可變。各相應未參與貢獻分辨率的流水線級可進行關斷不工作，以節省功耗。另外，考慮電容失配的影響，根據參考文獻[4]中的介紹，首級采樣電容匹配精度的下限值要求為：
2.2 運算放大器
根據設計要求，本文采用了全差分增益增強型折疊式共源共柵運算放大器[7]，如圖4所示。
增益提高的原理：通過負反饋環路來決定M2管子漏電壓的大小，負反饋驅動直到M2和M1之間電平與
整個可重構流水線ADC的工作原理為：系統將重構控制信號CON送給可重構控制器，控制器內部的譯碼器對可重構控制信號進行譯碼，而譯碼器的輸出D3、D2、D1、D0決定了可重構ADC的工作模式。D3、D2、D1、D0共有0001、0010、0100、1000 4種狀態，通過邏輯狀態配置來控制Vin(前置采樣/保持的輸出)的輸出路徑C7、C5、C3、C1，分別對應控制ADC不同工作模式8 bit、10 bit、12 bit、14 bit，并且，通過信號C2、C4、C6把沒有用到的流水線前端子級關斷，以節省功耗。
3 系統性能仿真
本文用Matlab的Simulink仿真工具對整體ADC電路進行系統級仿真[8]。在仿真中，充分考慮流水線ADC的各個非理想效應，流水線ADC的輸入是頻率為10 MHz的正弦信號，采樣頻率為100 MHz，采樣點數為4 096。為了更好地分析流水線ADC的整體性能，根據系統縮減方案，在仿真中設定級電路電容失配依次為0.03%、0.04%、0.06%、0.08%、0.12%、0.18%，級間增益誤差和比較器失調誤差都設為0.5%。其不同工作模式下的仿真如圖7所示。
由結果可知，對于較低分辨率下的模式(如8 bit和10 bit時)，流水線ADC的仿真性能能很好地達到要求。但對于較高分辨率(如對于14 bit模式)，有效位數ENOB在12 bit標準(有效位數ENOB是在ADC器件信噪比基礎上計算出來的，其反應了信噪比的好壞)。而對于越高分辨的ADC，系統的影響因素(如失調、失配影響)會越來越嚴重。總之，仿真數據說明本設計的可重構流水線ADC基本滿足設計指標。
利用Cadence中計算器里的AVERAGE對電源處的電流波形進行計算，最終可以得到各模塊的功耗。對各模式下的功耗比例進行計算，可以得到表3所示結果。
本文設計的改進型可重構ADC在低精度工作模式下的功耗相比精度固定的ADC能降低約50%。總體來看，根據不同的條件進行不同的重構配置，在不同模式下的功耗降低非常明顯。
本文對可重構流水線ADC結構電路進行了設計，采用高速前置采樣/保持電路、寬帶高增益折疊式共源共柵運算放大器、可重構控制器等關鍵電路，在性能上均有明顯增強。并仿真驗證了該ADC在各種工作模式下都可以達到良好的性能，滿足多標準數字通信終端的多模式工作的應用要求。下一步還需對速度可重構進行研究，以更有效地進行重構降低功耗。
參考文獻
[1] 何樂年，王憶.模擬集成電路設計與仿真[M].北京：科學出版社，2008.
[2] VINEENT Q，PHILIPPE D，ALEXANDRE B，et al.A lowpower 22-bit incremental ADC[J].IEEE J.Solid-State Circuits，2006，41(7)：1562-1571.
[3] CHIU Y，GRAY P R，NIKOLIC B.A 14-b 12-MS/s CMOS Pipeline ADC with over 100-dB SFDR[J].IEEE J. Solid-State Circuits，2004，39(12)：2139-2151 .
[4] QUINN P J.Design and optimization of multi-bit front-end stage and scaled back-end stages of pipeline ADCs[C]. ISCAS 2005，3：1964-1967.
[5] ALLSTOT D J.A precision variable-supply CMOS comparator[J].IEEE Journal of Solid-State Circuits，2006，41(12)：2658-2668.
[6] 吳建輝.CMOS模擬集成電路分析與設計[M].北京：電子工業出版社，2004.
[7] 吳寧，吳建輝，張萌.用于高速高分辨率ADC的CMOS全差分運算放大器的設計[J].電子器件，2005，28(1)：150-153.
[8] 李萌，張潤曦，陳磊，等.基于Matlab的新型PipelineADC的建模與仿真[J].電子器件，2008，31(3)：834-837.