智能系統(tǒng)設計自動化、3D PCB設計解決方案(Altium Designer)、ECAD設計數(shù)據(jù)管理(Altium Vault)和嵌入軟件開發(fā)(TASKING)的全球領(lǐng)導者Altium有限公司近日宣布與原理圖、信號和電源完整性分析的全球領(lǐng)導者 Valydate公司達成戰(zhàn)略合作伙伴關(guān)系。Valydate VERA是一款強大的設計分析和驗證工具，通過與Altium Designer的無縫集成，可以加快電子原理圖耗時的檢查和調(diào)試過程。該項新技術(shù)已于1月27日至29日舉辦的DesignCon 2015大會上發(fā)布，這將有助于簡化設計過程，大大節(jié)省設計師檢查原理圖錯誤的時間。

    Altium技術(shù)合作伙伴主管Daniel Fernsebner指出：“這是一個非常棒的擴展應用，可以提升Altium Designer當前的電子設計環(huán)境。與Valydate的合作將進一步推動設計過程。最新驗證工具可以節(jié)省設計師原理圖檢查耗費的大量時間和金錢，簡化整個設計流程，加快產(chǎn)品上市時間。”

　　不斷提升的電子設計復雜性

　　伴隨著大量設計規(guī)則和驗證操作，現(xiàn)代電子設計的復雜性逐年提升。對于原理圖設計而言，無論使用哪款設計軟件，目前都只能執(zhí)行人工檢查。由于需要進行手動驗證操作，設計師不僅面臨產(chǎn)品上市時間的重大壓力，同時加深了對遺漏錯誤的恐懼。

　　ValydateVERA有效簡化了整個過程。使用集成了VERA的Altium Designer，設計師可以根據(jù)預定義檢查清單，充分利用智能元器件庫，自動檢查原理圖中的大量錯誤及設計沖突。

　　Altium首席技術(shù)官Jason Hingston指出：“我們意識到，越來越多進行復雜設計的用戶，對大量潛在錯誤無可奈何，只能對原理圖進行人工檢查，這耗費了他們大量的時間。通過與Valydate合作，可以提升在Altium Designer中進行原理圖設計的效率，提高客戶滿意度和電子工程師的設計可靠性。”

　　推動設計流程向前發(fā)展

　　與Altium其他第三方擴展應用相同，ValydateVera作為插件，無縫集成于Altium Designer電子設計環(huán)境，該功能預計將于本季度末發(fā)布。