0 引言

    頻率合成器是射頻收發機的重要模塊，其中的壓控振蕩器（Voltage Controlled Oscillator，VCO）和分頻器工作在整個電路的最高頻率，是頻率合成器的主要功耗來源，因此，頻率合成器設計的主要目標之一就是降低VCO和分頻器的功耗。VCO主要用于產生穩定的射頻信號，其中正交信號在正交上/下變頻的收發機中至關重要，常見的正交信號產生方式包括無源多相網絡、雙VCO耦合、VCO后置二分頻電路^[1]。無源多相網絡要求器件之間匹配并且輸入輸出間都要引入緩沖電路。雙VCO耦合產生正交信號會導致VCO面積直接增加將近一倍。而且耦合因子很大會導致VCO振蕩頻率偏移諧振狀態，影響諧振回路的品質因子，導致相位噪聲惡化，但諧振因子太小會破壞信號的正交關系。VCO后置二分頻器的面積較小，輸出信號的正交性較好，但是二分頻器會工作在VCO振蕩頻率，因此會引入額外功耗。

    目前，通過電流復用技術降低電路功耗已經得到了廣泛使用，在文獻[2]中實現VCO和接收機電路的電流復用，整體電路僅消耗1 mA電流。與此類似，文獻[3]通過實現Colpitts VCO和二分頻器的電流復用，輸出2.1～2.2 GHz正交信號時僅消耗2.8 mA。如果能夠實現VCO和二分頻器的電流復用，就可以保證低功耗正交信號產生。

    文獻[4-6]通過變壓器反饋降低VCO的工作電壓，并且實現VCO和二分頻器的電流復用以降低功耗。但是引入變壓器會導致芯片面積急劇增大，增加生產成本。文獻[7]通過N-PMOS VCO中的PMOS負阻對實現和二分頻器的堆疊，PMOS負阻對同時作為二分頻器的開關管存在。但是PMOS負阻對消耗一個約0.6 V閾值電壓，因此該結構必須通過襯底偏置技術^[8]降低NOMS和PMOS負阻對的閾值電壓，否則在1.8 V電壓下難以穩定工作。然而襯底偏置技術要求使用雙阱工藝，增加生產成本，而且該電路的工作電流是不穩定的，這導致整個電路的工作點尤其是VCO和二分頻器的中間節點電壓V_mid會隨PVT變化出現劇烈波動。文獻[9]中直接采用NMOS VCO的振蕩信號給二分頻器提供偏置，這雖然避免了偏置電路，但是二分頻器阻抗作為VCO諧振網絡的負載存在，導致相位噪聲惡化，而且V_mid也會隨PVT變化出現劇烈波動。文獻[10]中通過NMOS VCO的交流信號給二分頻器提供控制信號，避免了二分頻器對VCO諧振網絡產生負載；二分頻器的直流偏壓通過電流鏡提供。但是以上電路依舊消耗較大面積接地電容以維持中間節點V_mid的電壓穩定，而且，電路的直流電流依舊會隨二分頻器的時鐘控制對的狀態翻轉劇烈變化，導致消耗的平均電流很大。

    綜上討論，為了節省成本，本文采用通用的0.18 μm TSMC單阱工藝進行正交信號電路設計，應用場景為低功耗藍牙（Bluetooth Low Energy，BLE）滑動中頻收發機，需要產生1.6 GHz信號和0.8 GHz正交信號，頻率覆蓋范圍為800~828 MHz，相位噪聲要求為-125 dBc/Hz@1 MHz，主要設計目標為降低VCO和二分頻器的功耗。本設計通過NMOS VCO和二分頻器堆疊實現電流復用，并且論證了尾電流源對進一步降低功耗的作用，同時中間節點V_mid的接地電容被進一步降低。仿真結果表明，在電源電壓為1.8 V時實現的相位噪聲是-126 dBc/Hz@1 MHz，消耗電流1.05 mA。

1 電路設計

1.1 VCO電路

    本文采用的VCO和二分頻器電路結構如圖1。通過NMOS VCO和二分頻器的簡單堆疊實現電流復用以降低功耗，中間節點V_mid將電路分為VCO和二分頻器兩部分。VCO部分包括M1、M2構成的負阻對和LC諧振網絡，使用NMOS負阻對可以最大程度降低VCO消耗的電壓。VCO下方是二分頻器，實質上相當于VCO的尾電流源，V_b1和V_b2是由外部電流鏡提供的偏置電壓，V_b2和尾電流源管M13決定電路的整體電流。

    對二分頻器而言，無尾電流源管可以使偏置電路得到簡化，并且電路的工作頻率進一步提高，這是因為時鐘控制對M11、M12的反轉電流不受限制。但是，無尾電流源導致二分頻器狀態翻轉時的電流波動較大，這意味著平均有效電流增加，也就是功耗增加。同時，消除尾電流源管會降低VCO的低頻噪聲。事實上，BLE應用中對二分頻器的工作頻率要求不高，在1.6~1.8 GHz之間即可；而且，增加尾電流源可以保證電路的DC電流工作點基本穩定，電流圍繞靜態電流周期性波動，波動幅度較小，因此平均電流約為靜態電流。同時，增加尾電流源對于降低VCO對電源電壓的敏感度有重要意義。綜上所述，該電路相比文獻[6，7，10]增加了尾電流源管，使二分頻器反轉電流更為可控，有利于平均電流進一步降低。

    可以看出，電路堆疊導致電源線之間的晶體管級數增加，因此有必要論證增加尾電流源管依舊可以使各級晶體管的電壓滿足正常工作的要求。電壓余度分析如下：VCO部分的最小電壓余度為V_tn，不包含尾電流源管時二分頻器部分的最小電壓余度是2V_ds+V_tn+I_ssR_ss/4，R_ss是二分頻器電阻，I_ssR_ss/4是二分頻器正交信號的擺幅。假設正交信號的擺幅為200 mV，V_ds取150~200 mV，V_tn取0.5 V，因此不包含尾電流源的最小電壓余度是1.5~1.6 V。由于電源電壓是1.8 V，所以增加尾電流源管依舊可以使電路穩定工作。

    除共用電流外，VCO和二分頻電路可以看做獨立電路。外部電流鏡給二分頻器的時鐘控制對M11、M12和尾電流源管M13提供直流偏壓，這對于維持VCO和二分頻電路的直流工作點穩定具有重要意義。一旦VCO和二分頻器的電流固定，為了保證兩級電路DC工作點的穩定，只需要保證V_mid點的電壓穩定即可，所以需要在V_mid點加接地電容。通過參數仿真選取符合要求的V_mid點電容的最小值，最終選擇的NMOS電容為10 pF，相對文獻[10]降低了58.3%。

    VCO諧振網絡輸出的交流信號通過電容耦合到二分頻器開關管，保證二分頻器的正常分頻與正交信號產生。為了實現穩定的調諧增益和輸出頻率范圍，采用3 bit控制字調節電容陣列實現粗調諧，細調諧電壓V_tune范圍是0.4~1.4 V。

1.2 電感模型

    LC負阻振蕩器包含諧振電路和負阻對，兩者都對VCO的性能具有重要影響。根據Lesson提出的線性模型^[11]，振蕩器的相位噪聲L{Δw}如下：

其中，F是噪聲系數，P_sig是信號功率，Q_tank是諧振電路品質因數。由于相位噪聲和Q_tank平方成反比，因此增大諧振電路品質因數有利于改善相位噪聲。一般情況下，諧振電路的品質因數約等于其中電感品質的因數，因此電感的設計至關重要。通過ASITIC軟件繪制差分電感，線寬為30 μm，線間隔為3 μm，內徑為100 μm，圈數為3。然后在Momentum中進行版圖S參數提取，最后根據提取到的S參數通過ADS軟件對電感電學參數進行優化擬合，優化仿真中采用基于雙端口π模型^[1]的2π電感模型，如圖2。

    ADS優化得到的電感模型S參數如圖3，在VCO振蕩頻率范圍內（1.5~2.0 GHz）與版圖提取S參數基本相符。最終得到的差分電感電學模型參數已經在圖2中給出，品質因數是9.75@1.7 GHz。

2 仿真結果分析

    在Cadence Virtuoso中完成版圖繪制，VCO部分和二分頻器采用全對稱設計，并且使用Dummy晶體管和Dummy電阻減小制造誤差。采用TSMC 0.18 μm單阱工藝繪制版圖，包含VCO、二分頻器、PAD、偏置電路和測試Buffer等的整體版圖如圖4，除PAD外，面積為0.38 mm²。

    采用1.8 V電源電壓進行后仿，當VCO諧振網絡的振蕩頻率為1.701 2 GHz時，二分頻器輸出正交信號以及VCO振蕩信號的瞬態波形如圖5、圖6所示，結果表明二分頻器可以實現正交性較好的信號輸出，在各個Corner和溫度下的信號幅度都大于200 mV，對應頻率為850.6 MHz。VCO諧振網絡的輸出信號幅度為295 mV，可以滿足一級變頻的輸出信號要求。

    為了驗證尾電流源管對電路總電流的影響，仿真得到流經尾電流源管的瞬態電流，如圖7所示，電流在1.05 mA上下周期性波動，波動幅度為0.05 mA，相比無尾電流源的電流復用結構波動范圍較小，平均電流損耗降低。同時，雖然交流電容降低為10 pF，相對文獻[10]降低了58.3%，但是最終實現的中間節點V_mid的電壓基本穩定在1.085 V，如圖8所示，這保證了VCO和二分頻器在電流復用狀態下的正常工作。

    針對3 bit電容陣列進行鎖定頻率仿真，得到的調諧曲線如圖9，有效調諧電壓范圍為0.4~1.4 V，調諧頻率覆蓋783~866 MHz，單條調諧曲線頻率范圍約為17~18 MHz，保證了較好的頻率交疊。

    在1.8 V電源電壓下的仿真結果表明，當輸出信號頻率為850.6 MHz時，消耗電流1.05 mA，1 MHz偏移處的相位噪聲為-126 dBc/Hz。信號的相位噪聲如圖10所示。

    將本文實現的電流復用VCO和文獻中的正交信號產生VCO進行對比，結果如表1，其中FoM值公式如下：

結果表明，在1.8 V電壓下產生的850.6 MHz正交信號對應的FoM值為182 dBc。相比采用相同工藝和電流復用技術的文獻[10]，本設計的FoM值提高了2 dB。FoM值得到改善的根本原因在于，本文對文獻[10]的改進使電路功耗降低了約38.24%，同時相位噪聲性能基本保持不變，這對于低功耗藍牙應用具有重要意義。

3 結束語

    在TSMC 0.18 μm工藝下實現了一個用于BLE射頻收發機的低功耗正交信號產生器，通過電流復用技術降低了VCO和二分頻器的整體功耗。仿真結果表明，在1.8 V電源電壓下僅消耗1.05 mA電流，對低功耗藍牙應用具有重要意義。正交信號頻率為850.6 MHz時對應的相位噪聲為-126 dBc/Hz@1MHz，FoM值約為182 dBc。二分頻器輸出的正交信號頻率范圍是783~866 MHz，覆蓋目標頻率范圍，整體版圖面積為0.38 mm²。在維持相位噪聲滿足指標要求的情況下，本設計對其他低功耗應用具有指導意義。

參考文獻

[1] 池保勇，余志平，石秉學.CMOS射頻集成電路分析與設計[M].北京：清華大學出版社，2006.

[2] KIM H，SHIN H.A 2.4-GHz current-reuse OOK wake-up receiver for MICS applications[J].Ieice Electronics Express，2013，10(14)：1-4.

[3] JI X C，WU J H，SHI L X.Current reused Colpitts VCO and frequency divider with quadrature outputs[C].2011 International Conference on Electric Information and Control Engineering，2011：256-269.

[4] LEUNG L L K，LUONG H C.A 1 V 9.7 mW CMOS frequency synthesizer for IEEE 802.1 la transceivers[J].IEEE Trans.Microw.Theory Tech.，2008，56(1)：39-48.

[5] NG A W，LUONG H C.A 1 V 17 GHz 5 mW quadrature CMOS VCO based on transformer coupling[C].In IEEE Int.Solid-State Circuits Conf.(ISSCC) Tech.Dig.，2006：198-199.

[6] WANG S，CHAWLA V，HA D S，et al.IEEE，Low-voltage low-power 1.6 GHz quadrature signal generation through stacking a transformer-based VCO and a divide-by-two[J].IEEE Transaction on Circuits and Systems—I：Regular Papers，2012，59(12)：2901-2910.

[7] PARK D，IEEE，CHO S H.A 1.8 V 900 ?滋W 4.5 GHz VCO and Prescaler in 0.18 m CMOS Using Charge-Recy-cling Technique[J].IEEE Microwave and Wireless Components Letters，2009，19(2).

[8] PARK D，CHO S.An adaptive body-biased VCO with voltage boosted switched tuning in 0.5 V supply[C].2006 Proceedings of the 32nd European Solid-State Circuits Conference，2006：444-447.

[9] PARK D，LEE W，JEON S，et al.A 2.5 GHz 860 μW charge-recycling fractional-N frequency synthesizer in 130 nm CMOS[C].2008 IEEE Symposium on VLSI Circuits，2008：88-89.

[10] PARK K G，JEONG C Y，PARK J W，et al.Current reusing VCO and divide-by-two frequency divider for quadrature LO generation[J].IEEE Microwave and Wireless Components Letters，2008，18(6)：413-415.

[11] LEESON D B.A simple model of feedback oscillator noise spectrum[J].Proceedings of the IEEE，1966，54(2)：329-330.

[12] KYTONAKI E A，PAPANANOS Y.A low-voltage differentially tuned current-adjusted 5.5 GHz quadrature VCO in 65 nm CMOS technology[J].IEEE Trans.Circuits Systems II，Exp.Briefs，2011，58：254-258.

作者信息：

張頂頂1，2，3，張釗鋒1，3，廖友春1，2

(1.中國科學院 上海高等研究院，上海201210；2.中國科學院大學，北京100049；3.上海科技大學，上海201210)