小芯片的發展對無晶圓廠初創公司有所助力，在DARPA資助的電子復興計劃里也占據著重要地位。
小芯片（chiplet）的問世被當成一種標志：人們試圖增強計算機的系統性能，盡管傳統的摩爾定律已經接近尾聲。
支持者認為，小芯片的應用不僅會催生更為專業的系統，還會給芯片行業帶來更高的產量。更重要的是，這可能會促使無晶圓廠半導體行業發生重大轉變，推動這一行業的最終產品變成小型專用芯片，而這種芯片會與通用處理器以及其他芯片組合在一起。
英特爾在俄勒岡州有一個技術開發小組，Ramune Nagisetty擔任該小組的首席工程師，她一直致力于幫助全行業建立小芯片生態系統。今年三月，Ramune Nagisetty接受了IEEE Spectrum的專訪。
本文中，Ramune Nagisetty就以下幾個方面作出了回答：
1.Chiplet的定義及重要性
2.英特爾的EMIB和應用
3.存在的問題和行業標準
4.對未來的展望
談到“chiplet”這一概念的界定以及它的重要性時，Ramune Nagisetty表示：
從實際上來說，“chiplet”是一種芯片，封裝了一個IP（知識產權）子系統。它通常是通過高級封裝集成，或者是通過標準化接口使用。至于它們為什么會變得如此重要，這是因為我們的計算和工作類型呈爆炸式增長，目前沒有一種全能的辦法來應對這些問題。從根本上說，對一流技術的異構集成是延續摩爾定律的一種方式。
Nagisetty認為，異構技術并不是非要硅來完成，它還可以應用其他類型的半導體，例如，鍺或III-Vs。當然，未來我們會有更多種類的半導體技術。雖然，目前我們只有基于硅的小芯片，但它們能夠應用在不同的技術里。它們還可以在數字、模擬、RF以及內存技術等不同的領域進行調優以獲得更好的性能。在這方面，真正的驅動力是存儲器的集成。高帶寬存儲器（HBM）本質上是異構硅封裝集成的第一個證明，而內存器本質上是第一種異構集成類型。
那么，英特爾連接小芯片的EMIB（嵌入式多芯片互連橋）是什么，它是如何運轉的呢？Nagisetty表示：
我們可以把它看作是連接兩個芯片的高密度橋梁，這大概是理解EMIB的最好方式。我想，很多人都悉知使用硅介體來作高級封裝襯底的用途，因為它具有緊密的互連性和內置硅穿孔，這讓芯片之間的高帶寬連接成為可能。
EMIB（圖中圓圈所示）使用高密度互連連接到同一封裝內的芯片
將芯片連接到EMIB的連接凸塊比普通凸塊（左下）具有更精細的間距
EMIB本質上就是一個非常小的硅介體，它具有非常高密度的互連性。而所謂的微凸塊是連接芯片與芯片的焊料小球，它的密度比標準封裝襯底要高得多。EMIB一般都會被嵌到一個標準封裝襯底中。使用EMIB，你就可以在需要的地方實現最高互連密度，然后再使用一個標準的封裝襯底來完成剩下的互連。
這樣做有很多好處，其中之一就是節約成本，因為硅介體的成本與面積成正比。在這種情況下，我們能將高密度互連定位到最需要的地方。此外，使用標準的封裝襯底而不是硅介體，在整體嵌入損耗(由于材料特性導致的信號衰減)方面也有好處。
對于英特爾使用EMIB的目的，Nagisetty是這樣解釋的：
英特爾已經展示了幾個關于小芯片的應用，雖然其中有兩種基于EMIB技術，但它們非常不同。
第一個是Kaby Lake-G，這是我們將AMD的Radeon GPU和HBM與我們自己的CPU芯片集成而來的。我們使用EMIB集成GPU和HBM。然后我們再通過封裝內的PCI Express（一個標準的電路板接口）集成GPU和CPU。
這個產品的真正有趣之處在于，我們使用不同廠商的元件和共同的行業標準接口（HBM和PCI Express）來創建一流的產品。在本例中，我們使用了一個組件（GPU和HBM），該組件能夠單獨放在一塊板上，然后集成封裝。而PCI Express可以用于遠距離發送信號，這更像是典型的電路板。將它封裝起來并不是一個最優的解決方案，但它的速度夠快。
除了Kaby Lake-G，Nagisetty接下來要討論的是Stratix 10 FPGA：
Stratix 10的中心是英特爾的FPGA，被六個小芯片包圍，其中四個是高速收發芯片，兩個是高帶寬內存芯片，它們都被封裝在一起。這個產品集成了三個廠商貢獻的六種技術，進一步證明了不同廠商之間的互用性。
Stratix 10 FPGA使用了行業標準的模對模接口AIB，這是英特爾的高級接口總線。它是為這個產品創建的，算得上是一個行業標準，用于封裝內的高帶寬、邏輯到邏輯互連。所以，HBM是內存集成的第一個標準，AIB是邏輯集成的第一個標準。
英特爾Stratix 10是使用EMIB連接封裝中小芯片的主要示例
作為這個生態系統的中心，AIB接口和FPGA真正偉大之處在于可行的混合匹配模式。目前，許多公司和大學也實施了DARPA的CHIPS（通用異種基因集成和IP重用策略），利用AIB來創建小芯片。
Nagisetty想談的第三個例子是英特爾的Foveros，她說：
這是我們邏輯對邏輯的模堆積，去年十二月我們首次談及了這項技術。在1月份的CES上，我們發布了相關產品 Lakefield。雖然它由小芯片集成，但不是水平疊堆，而是垂直疊堆。
這種類型的集成可以在兩個芯片之間獲得極高的帶寬。但它基于內部的專有的接口，而且這兩個芯片基本上要進行同步設計的，以便管理電力輸送和散熱等問題。
就邏輯對邏輯的模堆積而言，行業內標準的出現可能還需要很長的時間，因為模基本上是共同設計的。建立在邏輯之上的存儲堆積可能是三維堆積標準誕生的地方。
Nagisetty還強調，設計堆疊芯片時，重點要考慮散熱問題：
不難想象，疊模會加劇發熱的問題，所以我們要仔細設計板面來應對發熱情況。我們還需要考慮整個系統的體系結構。3D堆疊的應用含義將影響架構決策，不僅是物理架構，而是整個CPU或GPU和系統架構。
此外，如果我們想要展現任何互用性，我們就需要有互用的材料系統。為了實現互用性，我們需要做大量的工作，但是我認為，散熱是最大的挑戰，電源交付和電源管理緊隨其后。
除了上述問題，建立測試的行業標準也非常重要。
通常，我們會使用封裝完畢的部件進行測試。所以，我們必須把正常運作的小芯片封裝起來，這樣我們就不會因錯誤地封裝了有問題的小芯片，而導致產量下降。因此，我們要想出一個完美的測試策略。另外，我們還需要供應商對電力和熱力的大力支持。這意味著我們要連接所有集成的芯片，以便同時管理電源和熱量。
就電氣可操作性而言，我們去年7月發布的接口AIB，實際只是一個物理級的標準，即電氣和物理接口。所以，我們還需要有貫穿上層協議的標準。
最后一個標準是機械標準，這一點很明顯。實際上，微凸塊的放置和塊與塊之間的路徑需要相關的行業標準來保證互用性。
想要了解一個小芯片是否能夠正常運作，通常要對封裝部件進行熱測試。因此，我們必須在芯片封裝之前測試裸模芯片。測試封裝的部件，或者為封裝部件輸送電力會相對簡單，而在裸模上進行測試會遇到更多挑戰，因為測試需要額外設計測試探頭。
另一件事是，為了測試獨立小芯片而需要的東西都需要設計到芯片中，小芯片必須在封裝前單獨完成測試，這是非常重要的。因為，如果封裝好的芯片里有損壞品，就會浪費一同封裝的好芯片。
這種芯片確實大幅提升了產量，但這只是我們使用它的一個原因，而且不是唯一的原因。產量提高的關鍵因素是在封裝前測試這些芯片。
這種芯片還會改變事物的設計方式，高帶寬內存集成就是一個例子。目前，高寬帶內存已經在GPU和高性能AI處理器中廣泛使用。目前看來，小芯片和內存集成已經改變了芯片的設計和集成方式。
小芯片的協同設計無疑是一個重要的發展領域。我認為，未來，將有不少供應商提供這種小芯片。理解不同芯片供應商的需求，并跨邊界進行通信，這一步非常重要。
小芯片的問世及使用只是一場革命的開始，一個新的產業生態系統將圍繞這一點發展。它將改變我們設計芯片或封裝部件的方式，改變半導體生態系統的演變。
關于這個新的生態系統，Nagisetty十分樂觀：
我認為這對于無晶圓廠初創公司來說是一個非常激動人心的時刻，因為他們有機會創建更小的IP子系統。當它使用小芯片集成時，這個子系統將非常有價值。
DARPA芯片項目的目標之一是，支持知識產權的再利用，并降低生產產品過程中的非經常性工程成本總量。小芯片的出現允許無晶圓廠的初創公司專注于自己非常擅長的IP部分，而不必擔心其他內容。
小芯片的發展不僅對無晶圓廠初創公司有所助力，它在DARPA資助的電子復興計劃里也占據著重要地位。雖然，有能力研發高端半導體技術的公司數量在過去幾年有所下降，中小企業的創新能力也受到了影響，但這對于無晶圓廠的初創企業來說，是乘勢而上的絕佳機會。
在這一領域將誕生一個創新的平臺，很多變化會從這里開始，很多機會也蘊藏在這里。
為了促進這種基于加速器和封裝集成的新型生態系統的發展，有很多事情正在快速發生。我們并不能算出這場革命還要多久才會到來，但我應該不會花太長時間了，或許就在近些年。
英特爾目前在市場上投放的產品都是尖端例子，可以教我們如何在未來創造新產品。我們雖然有很多集成方案，但才剛剛開始朝這個方向發展。不過，有了這些技術，我們確實有能力比后來人取得更大的進步。