深度學習在人臉識別、音頻識別、圖像分類等領域中得到廣泛應用。深度學習網絡具有大量的權重數據和大量的乘累加操作，極大的算力需求和功耗限制使得深度學習應用難以部署在物聯網終端設備。而在深度學習網絡中，卷積計算占用前向計算89%的時間，隨之產生巨大的功耗。所以高速、低功耗的卷積計算單元的設計成為迫切的需求。

主流的馮諾依曼架構中，計算單元和內存單元是兩個完全分離的單元，計算單元根據指令從內存讀取數據，在計算單元完成計算，再存回內存。數據需要在計算單元和存儲單元之間進行頻繁的移動，因此帶來較大的功耗和較低的運算效率。存算一體架構將計算單元與內存單元合二為一，在存儲數據的同時完成運算，從而極大地減少了計算過程中數據存取的時間和功耗。實現存算一體化的介質有相變存儲PCM，靜態隨機存儲SRAM、浮柵器件Flash等。Flash具有工藝成熟、成本低等特點，因此本設計采用Flash作為存算一體的介質。具體做法是將卷積核的權值映射到Flash陣列的閾值電壓，然后Flash陣列進行高速、低功耗的模擬乘累加計算來加速卷積計算過程。

本文的主要內容在于：（1）利用Flash的線型區I/V特性，設計基于NOR Flash的模擬矩陣計算單元;（2）基于模擬矩陣計算單元，設計了基于NOR Flash的模擬卷積計算單元;（3）通過SOBEL邊緣檢測算子評估基于NOR Flash的卷積計算單元的性能。

本文詳細內容請下載: http://www.viuna.cn/resource/share/2000003121

作者信息：

徐偉民1，黃魯1，蔣明峰2(1.中國科學技術大學 微電子學院，安徽 合肥 230026；

2.中國科學技術大學 信息科學技術學院，安徽 合肥 230026)