??? 摘 要： 介紹了CAN總線的PCI接口通信卡的硬件電路和通信主控程序的設(shè)計以及驅(qū)動程序的開發(fā)，利用PCI接口芯片" title="接口芯片">接口芯片和雙口" title="雙口">雙口RAM以及微控制器實現(xiàn)工業(yè)現(xiàn)場總線CAN總線節(jié)點與工控機之間的通信，設(shè)備驅(qū)動程序" title="設(shè)備驅(qū)動程序">設(shè)備驅(qū)動程序在實時嵌入式操作系統(tǒng)Vxworks下開發(fā)。
??? 關(guān)鍵詞： PCI? CAN總線? CPLD? Vxworks
?
???CAN總線是目前最流行的工業(yè)現(xiàn)場總線之一，而PCI總線是目前應(yīng)用最廣泛的一種高速同步總線，具有32bit寬度，總線時鐘頻率為0~33MHz，最大傳輸速率可達132MBps，廣泛應(yīng)用于數(shù)字圖形、圖像、語音處理以及高速數(shù)據(jù)實時采集與處理等領(lǐng)域。本設(shè)計利用通用PCI接口芯片PCI9052和微控制器AVR128輔以CPLD xc9536和雙口RAM實現(xiàn)CAN總線上各節(jié)點與工業(yè)控制計算機之間的通信。
1 系統(tǒng)概述
?? PCI接口通信卡主要功能是完成上位機（工業(yè)控制計算機）與CAN總線上各節(jié)點之間的信息和數(shù)據(jù)交換。本設(shè)計通過PCI接口芯片將來自上位機的數(shù)據(jù)信息暫時保存于雙口RAM中，由單片機控制通過CAN控制器將這些信息數(shù)據(jù)下發(fā)給CAN總線上各個節(jié)點，同時CAN總線上各節(jié)點的狀態(tài)信息上傳" title="上傳">上傳給總線控制器，由單片機控制將其送入雙口RAM中，再經(jīng)PCI接口上傳至上位機作進一步數(shù)據(jù)處理分析。整個過程可看作是數(shù)據(jù)的下發(fā)和上傳過程。而CPLD完成對接口芯片、雙口RAM以及單片機三者之間的邏輯控制、總線仲裁等任務(wù)。
2 硬件實現(xiàn)
2.1 硬件框圖及實現(xiàn)過程
?? 系統(tǒng)框圖如圖1所示。圖中，PCI接口芯片采用PLX公司的PCI9052,該芯片實質(zhì)上是PCI總線與局部總線設(shè)備之間的橋梁，以保證局部總線一端的設(shè)備在符合PCI 總線的規(guī)范時連接到PCI總線上。
???????????????????????????? 
?? 在設(shè)計中，PCI9052的局部總線設(shè)計是較為復雜的環(huán)節(jié)。PCI9052內(nèi)部提供了兩種配置寄存器" title="配置寄存器">配置寄存器：PCI configuration registers 和local configuration registers。PCI9052本地端提供了26根地址線（27:2)、32根數(shù)據(jù)線和4根LBE線（可以翻譯成不同的地址線），本卡用的LOCAL端是8位數(shù)據(jù)，在這種模式下，LBE1和LBE0提供地址線[1：0]。PCI配置寄存器提供了6個基地址寄存器，這些基地址是在系統(tǒng)中的物理地址，其中，BASE1和BASE2都是用來訪問LOCAL 配置寄存器的基地址，BASE1是映射到內(nèi)存的基地址，BASE2是映射到I/O的基地址，所以可以通過內(nèi)存和I/O來訪問LOCAL 配置寄存器。BASE2~5四個空間提供了訪問本地端所接的四個芯片，它們將本地的芯片映射到系統(tǒng)的內(nèi)存或I/O口。本設(shè)計使用的是內(nèi)存映射，如果本地端的芯片地址是0x0cc000,本卡設(shè)計中將此地址放入local配置寄存器的相應(yīng)位置space0，同時配置此空間的大小，這樣在PCI總線端，系統(tǒng)會根據(jù)這個大小分配相應(yīng)的內(nèi)存空間（或I/O空間)供PCI9052使用，以映射LOCAL上所接的芯片，且系統(tǒng)分配的內(nèi)存空間的信息會寫入PCI配置寄存器中，讀出即可。PCI9052工作時需一片配置芯片EEPROM，本設(shè)計中選用93CS46。EEPROM會在PCI卡上電的時候配置PCI9052，主要配置PCI卡的vendorID和deviceID（實質(zhì)上是對該通信卡的標識）LOCAL端的四個space的LOCAL基地址和大小，以及每個space的其他一些參數(shù)。
??? 在該通信卡中，CPLD完成的主要功能包括：地址控制、譯碼以及地址數(shù)據(jù)線的分離，雙口RAM操作權(quán)的獲取和釋放控制。當有信息數(shù)據(jù)從PCI接口下發(fā)時，CPLD的控制邏輯首先讓PCI9052 取得雙口RAM的控制權(quán)(在這之前，雙口RAM已映射為PCI9052的某一內(nèi)存空間)，數(shù)據(jù)存入雙口RAM的過程可看成對PCI本身內(nèi)存空間的操作。數(shù)據(jù)下發(fā)完畢后，PCI9052則釋放控制權(quán)，由CPLD通知AVR128獲取雙口RAM控制權(quán)，AVR128與雙口RAM的連接采用地址數(shù)據(jù)復用方式，由CPLD控制其地址數(shù)據(jù)的分離，AVR128將下發(fā)數(shù)據(jù)首先搬移至自己內(nèi)存空間，并將這些數(shù)據(jù)按照CAN通信協(xié)議打包，從SJA1000發(fā)送至各節(jié)點。
??? 當各種狀態(tài)信息數(shù)據(jù)從CAN 總線上各節(jié)點上傳時，其功能與數(shù)據(jù)下發(fā)過程中CPLD所起的作用基本相同，不過應(yīng)注意一個問題：對于雙口RAM的操作，PCI9052和AVR128都有可能要執(zhí)行。但雙口RAM的同一個地址單元不能同時進行寫操作，為解決地址競爭問題，需要CPLD附加上總線仲裁功能。CAN總線上各節(jié)點的信息中有可能包括某節(jié)點的故障信息，一般情況下，應(yīng)該是信息數(shù)據(jù)的上傳優(yōu)先。采用VHDL語音較易實現(xiàn)該邏輯功能。
2.2 地址空間分配問題
??? 從整個系統(tǒng)來看，雙口RAM要同時映射為PCI9052和AVR128的內(nèi)存空間，而AVR128要同時將雙口RAM和兩片SJA1000映射進自己的可尋址空間，所以：（1）在數(shù)據(jù)下發(fā)過程中又突然有數(shù)據(jù)上傳時，應(yīng)由CPLD保證總線不沖突。（2）映射到AVR128的可尋址空間的三塊地址，最好分配時留有一定的間隔，以避免沖突。
3 軟件設(shè)計
??? 軟件設(shè)計包括單片機數(shù)據(jù)收發(fā)主控程序設(shè)計、工控機的PCI總線設(shè)備驅(qū)動程序開發(fā)以及CPLD的邏輯控制程序設(shè)計。
3.1 設(shè)備驅(qū)動程序開發(fā)
??? 設(shè)備驅(qū)動程序的開發(fā)是軟件設(shè)計中比較復雜的工作。Vxworks中設(shè)備驅(qū)動程序有查詢方式和中斷方式兩種。中段方式下，事件發(fā)生是由中斷信號確定的，在中斷信號沒有出現(xiàn)時，驅(qū)動程序處于空閑狀態(tài)；查詢方式下，驅(qū)動程序需生成一個任務(wù)不斷地查詢相關(guān)寄存器以確定事件的發(fā)生。但無論在何種方式下，設(shè)備驅(qū)動程序的基本流程是相同的。首先應(yīng)獲取硬件接口參數(shù)，包括內(nèi)存映射地址、端口和系統(tǒng)中斷控制器的輸入（IRQ）。而獲取參數(shù)的方法由硬件接口方式?jīng)Q定PCI作為一種即插即用的總線結(jié)構(gòu)，在BIOS和操作系統(tǒng)支持下，可自動為設(shè)備分配合適的硬件接口參數(shù)。本設(shè)計中基于PCI總線的系統(tǒng)采用內(nèi)存映射訪問寄存器，接口函數(shù)中實現(xiàn)中斷服務(wù)子程序，且該子程序不能有運行時間過長的代碼，以避免死鎖而且應(yīng)該盡快返回。驅(qū)動程序框架如下：
??? //定義常量和全局變量
????????? ＃define VENDOR_ID xxx
??? //定義信息數(shù)據(jù)結(jié)構(gòu)
????????? Typedef struct xxx_info
???????? {
????????? UNIT pciBus,pciDevice
????????? Char irq;
}XXX_INFO;
??? //獲取硬件接口參數(shù)
????????? Void xxxInit()
????????? {
????????? //利用PCIdeviceID,VavdorID及總線號功能號
???? //查找設(shè)備
????????? for ( i=0;i
??????????????????? {
???????????????????? 重新查找
???????????????????? }
??????????????? Else
???????????????????? {確定出映射到系統(tǒng)中的設(shè)備的基地址}
?????????????? }
?????????????? //確定設(shè)備的IRQ
??????????? pciConfigInbyte(busNo,deviceNo,funcNo,PCI_
????CFG_DEV_INT_LINE,＆irq);?
?????????? }
?????? //中斷服務(wù)子程序
?????????? Void xxxIntr()
????????????????? {
}
?????? //設(shè)備初始化子程序
??????????? {
????????????? //初始化設(shè)備
????????????? //連接中斷服務(wù)程序
3.2 單片機數(shù)據(jù)收發(fā)主控程序設(shè)計
??? 主控程序由兩大模塊構(gòu)成：上位機的控制信息數(shù)據(jù)的下發(fā)模塊和各節(jié)點的狀態(tài)信息數(shù)據(jù)的上傳模塊。整個通信功能的實現(xiàn)須嚴格按照CAN通信協(xié)議，兩大模塊均須完成與雙口RAM通信接口的初始化和SJA1000的初始化。雙口RAM通信接口初始化指的是AVR128接到CPLD通知后獲取對雙口RAM的操控權(quán)，而SJA1000初始化需要將SJA1000的內(nèi)部寄存器編程，且須按如下順序初始化：檢測接口→復位→輸出模式及時鐘分頻設(shè)置→通信對象設(shè)置→波特率設(shè)置→命令寄存器及終端使能寄存器設(shè)置→退出復位→工作模式。通信程序流程圖如圖2所示。
??????????????????????????????? 
??? 本通信卡設(shè)計采用主流芯片及總線技術(shù)，充分利用了PCI總線的優(yōu)點，使其能在工業(yè)控制以及數(shù)字領(lǐng)域得到廣泛應(yīng)用。利用嵌入式技術(shù)的高性能、硬件電路采用的雙路邏輯，并結(jié)合CAN總線的高可靠性及安全性，使工業(yè)控制設(shè)備的性能大為改善。將該通信卡應(yīng)用于鐵路交通領(lǐng)域、智能交通等的通信系統(tǒng)中，完全可滿足實時性以及安全可靠性的要求，其應(yīng)用前景廣闊。
參考文獻
[1] PLX Technology Inc. PCI9052 data book. 1997.
[2] Philips Semiconductors. SJA1000 Stand-alone CAN controller. 2000.
[3] Integrated Device Technology Inc. IDT7005. 1998.
[4] 姚利民，孫逢春.用雙端口RAM實現(xiàn)與PCI總線接口的數(shù)據(jù)通訊.電子技術(shù)應(yīng)用，2006,32(8).
[5] 王軍，燕永田，白海威.基于CAN 總線車站信號微機連鎖系統(tǒng)的實現(xiàn).鐵路計算機應(yīng)用,2001,(2).