頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業 Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續持有剩余 49% 股份。 最新資訊 編程FPGA的軟件棧演進技術解析 在收購之前的2014年，Altera的19億美元收入中，有16%來自于與數據中心相關的計算、網絡和存儲業務，其總值達到3.04億美元。那些在這個領域深耕十幾二十年的通信和無線設備系統制造商想要有更高的能源效率，更低的成本和更高的擴展性，這些都是FPGA所擅長的領域。 發表于：10/24/2022 掃盲：復位信號如何影響FPGA資源利用率 在數字系統設計中，我們傳統上都認為，應該對所有的觸發器設置一個主復位，這樣將大大方便后續的測試工作。所以，在所有的程序中，我往往都在端口定義中使用同一個reset信號（其實好多時候根本就沒有用到）。所以，當看到文檔中提到，“不建議在FPGA設計中使用全局復位，或者說應該努力避免這種設計方式”時，許多設計人員（包括我）都會覺得非常難以理解，這種設計思想跟我們通常的認識是相沖突的！ 發表于：10/24/2022 教程：基于FPGA圖像處理的視頻流實時處理系統 本設計針對低照度高動態情況下，單幀圖像曝光不足導致的圖像噪聲大、色彩失準等問題，在傳統的 HDR 多幀融合（Frames Merging）方法上，采用層次化的圖像配準（Image Alignment）方案、自適應白平衡（White Balance）與色調映射（Tone Mapping）策略，在降低圖像噪聲、真實還原景物色彩的基礎上，極大 抑制了多幀融合時常見的運動偽影（MoTIon ArTIfact）現象。本設計采用 FPGA 進 行圖像處理加速后，可以實現視頻流的實時處理，視頻流經過攝像頭輸入后，由 FPGA 進行處理并以較低的時延經 HDMI 信號輸出。 發表于：10/24/2022 教程：基于FPGA的IDELAY2/ODELAY2 IO 靈活性是FPGA 最大的優點之一。如果我們設計的 PCB 信號走線不完美，IO的靈活性使我們能夠對齊進入設備的高速數據，幫助我們擺脫困境。 發表于：10/24/2022 教程：SDRAM存儲控制器的設計與實現 本例將介紹SDRAM的使用。SDRAM是一個存儲器件，存儲容量大，存儲速度比較快，速度可達100M，特別適合用來當做視頻或者音頻中的存儲器件。 發表于：10/24/2022 教程：如何利用FPGA硬件并行的優勢設計高速高精度聲源定位系統 頻繁雜亂的鳴笛聲，不但給周邊居民的生活質量造成很大影響，而且增加了駕駛員的疲勞，影響行駛安全，并使乘客和行人在出行時倍感煩躁不安。在大多 數城市的道路上，時常出現禁止鳴笛的標志，然而并不是所有人都能自覺地遵守 規則，對鳴笛之人進行適當的處罰是確保這項規定能夠順利實施的必要舉措。 我們決定利用麥克風陣列獲取聲音信號，使用 FPGA 技術計算聲音的位置， 使用 OPENMV 實現圖像的抓拍，最終實現對鳴笛車輛的準確定位。 發表于：10/24/2022 入門：FPGA基礎知識 FPGA全稱是Field-Programmable Gate Array，即現場可編程門陣列。 發表于：10/24/2022 入門：FPGA、CPLD工作原理與簡介 可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀70年代，是在專用集成電路（ASIC）的基礎上發展起來的一種新型邏輯器件，是當今數字系統設計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完成某種特定的功能，且可以反復擦寫。在修改和升級PLD時，不需額外地改變PCB電路板，只是在計算機上修改和更新程序，使硬件設計工作成為軟件開發工作，縮短了系統設計的周期，提高了實現的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產業規模。 發表于：10/24/2022 教程：基于FPGA實現多路UART/SPI通信系統 本次的設計為多路UART/SPI通信系統，可以實現一對多的通信。系統可以運行在UART模式，也可以運行在SPI模式。我選擇這一課題的原因主要是目前我所在的實驗室需要寫基于UART的快速通信。這一課題既可以幫助我鞏固之前學習的知識，又可以為我后面的項目做準備。在完成課題的過程中，主要用到了FPGA狀態機、總線等方面的知識。這一課題可以應用在需要高速異步串行或同步串行通信的應用場合，如實時控制、監測等。 發表于：10/24/2022 教學：FPGA存儲單元的四種調用方法 什么是XPM？可能很多人沒聽過也沒用過，它的全稱是Xilinx Parameterized Macros，也就是Xilinx的參數化的宏，跟原語的例化和使用方式一樣。可以在Vivado中的Tools->Language Templates中查看都有哪些XPM可以例化。 發表于：10/21/2022 ?…9101112131415161718…?
