| 基于FCM flow的小規(guī)模數(shù)字電路芯片測試 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：zhoubin333 | |
| 文檔大小：1402 K | |
| 標(biāo)簽： DFT 覆蓋率 Verisium manager | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著芯片工藝的不斷演進(jìn)，數(shù)字芯片的規(guī)模急劇增加，測試成本進(jìn)一步增加。目前先進(jìn)的DFT技術(shù)已應(yīng)用于大規(guī)模SoC芯片的測試，包括掃描路徑設(shè)計(jì)、JTAG、ATPG（自動測試向量生成）等。但對于一些小規(guī)模集成電路，插入掃描鏈等測試電路會增加芯片面積并增加額外的功耗。對于這種芯片，功能case生成的pattern可用于檢測制造缺陷和故障。因此，需要一些方法來驗(yàn)證覆蓋率是否達(dá)到了目標(biāo)。Verisium manager工具依靠Xcelium的故障仿真引擎和Jasper功能安全驗(yàn)證應(yīng)用程序（FSV）可以解決這個問題。它為 ATE（自動測試設(shè)備）pattern的覆蓋率分析提供了一個新的思路。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
DFT 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2