基于FPGA的AVS幀內(nèi)預(yù)測電路設(shè)計(jì) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:511 K | |
標(biāo)簽: AVS 幀內(nèi)預(yù)測 硬件架構(gòu) | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:提出了一種AVS高清視頻編碼器幀內(nèi)預(yù)測模塊硬件結(jié)構(gòu)。通過對AVS幀內(nèi)預(yù)測各個(gè)預(yù)測模式的分析,設(shè)計(jì)了幀內(nèi)預(yù)測編碼流水線結(jié)構(gòu)和模式預(yù)測運(yùn)算單元電路。根據(jù)各預(yù)測模式的編碼運(yùn)算關(guān)系,合理安排流水線結(jié)構(gòu),采用8 bit數(shù)據(jù)并行流水處理,實(shí)現(xiàn)了高清視頻幀內(nèi)預(yù)測實(shí)時(shí)編碼。將除Plane模式之外的其他預(yù)測模式采用同一硬件電路來實(shí)現(xiàn),對運(yùn)算比較復(fù)雜的Plane模式單獨(dú)設(shè)計(jì)了硬件結(jié)構(gòu),節(jié)省了硬件資源。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2