在工業生產和科學技術研究的各行業中，常常需要對各種數據進行采集。傳統的數據采集系統運算能力差、分辨率低、可靠性低、一致性差，而圖像處理、瞬態信號檢測、軟件無線電等一些領域需要技術指標的穩定性強，一致性好，且具備高速度、抗干擾、高分辨率特點的數據采集與處理能力。隨著24 bit Δ-Σ A/D轉換技術的成熟，一些高性能的現場可編程邏輯門陣列器件FPGA和Δ-Σ A/D轉換技術結合高性能數字信號處理器DSP應用于數據采集系統中，大大提高了系統的采集精度、分辨率、動態范圍及穩定性。Δ-Σ技術是:用簡單換取速度,用高速度代替低速度的組織協調；模擬量化部分簡化,而數字部分增多，各量化電路的性能高度一致,抗干擾能力和溫度性能優越；丟掉了濾波、主放、陷波電路,電路進一步簡化,性能更加穩定。在高速數據采集方面，FPGA具有速度快、效率高的優勢，非常適于大數據量的高速傳輸控制,其組成形式靈活，可以集成外圍控制、譯碼和接口等各種電路。同時,FPGA控制器是獨立單元,在電路中能分擔CPU工作量,不但提高了CPU實時處理能力，而且提高了系統穩定性。本系統中，FPGA選用FLEX10K20芯片，DSP選用高性能浮點芯片TMS320VC33，該芯片具有高速、低功耗、低成本、易于開發的特點[1-4]。
1 數據采集系統的組成
     系統組成框圖如圖1所示,主要由模擬信號調理電路、A/D轉換電路、FPGA單元、DSP單元等組成。模擬信號調理電路與A/D器件對信號進行濾波、放大、差分轉換和模數轉換，利用FPGA設計內部模塊和時鐘信號對電路進行控制及實現數據緩存、數據傳遞等功能，由高速DSP芯片核心控制，對采樣數據進行實時處理。

2 數據采集系統的關鍵設計
2.1 模擬信號調理電路
　模擬信號調理電路包括前置低通檢波電路、程控放大器、單端信號轉雙端信號三部分。該電路在信號輸入到A/D轉換器前對信號進行濾波、放大等處理。前置低通檢波電路主要是對檢波器的輸出信號進行低通濾波。程控放大器對微弱信號進行幅度調整。檢波器輸出的信號是差分雙端信號，經過程控放大器后變為單端信號。為提高信號采集通道的共模抑制比，后續電路中加入了差分線性放大器將單端信號轉換為雙端信號，最后進入A/D轉換器進行采集。
2.2 A/D 轉換的硬件接口電路
　Δ-Σ A/D轉換器的工作原理是無需保持電路,對抗混疊濾波器和量化器的要求低，但對數字濾波器要求高。工作時，模擬輸入經抗混疊濾波器后變為帶限模擬信號，經Δ-Σ調制器后變為信號頻譜和噪聲頻譜相分離的高速比特流信號，然后再經數字濾波器重構出奈奎斯特取樣頻率的高分辨率數字信號[5]。
　系統A/D轉換接口電路是由Δ-Σ轉換技術的A/D轉換套片CS5372、CS5376和現場可編程邏輯器件FPGA通過主控芯片的控制實現。CS5372、CS5376是根據Δ-Σ轉換原理共同實現24 bit Δ-Σ A/D轉換的一套芯片，其分辨率能達到24 bit，動態范圍可達到124 dB和121 dB。CS5372可應用于雙通道高動態范圍、4階Δ-Σ調制器,與CS5376數字濾波器結合使用，可構成獨特的24 bit高分辨率A/D測量系統。A/D轉換的硬件接口電路主要是指CS5372、CS5376與FPGA的硬件連接電路。其連接圖如圖2所示。

2.3 FPGA的邏輯設計
　FPGA邏輯設計主要包括串并數據轉換、串行外圍設備接口、輸出數據的緩存等部分的設計。其邏輯框圖如圖3所示[6]。

2.3.1 數據轉換與存儲電路
    如圖4所示，該電路完成A/D數據的串并轉換與暫存。首先將CS5376串行輸出端口輸出的串行數據轉換為32 bit并行數據，然后利用先進先出（FIFO）存儲器對A/D轉換的數據進行緩存，CPU可通過中斷或查詢的方式讀取FIFO中的數據。

2.3.2 SPI接口轉換電路
    如圖5所示，SPI接口是CPU與A/D之間的接口電路，主要用于CPU對A/D寄存器進行配置，以及CPU讀取A/D寄存器的值。SPI電路實現外圍設備串行接口的時序，結合控制軟件實現對CS5376的寄存器配置。

2.4 DSP軟件流程結構
　通過FPGA邏輯設計實現數據采集系統工作需要的時序，采集數據發送給FPGA,FPGA串并轉換并且緩存， DSP實時讀取數據并通過串口電路上傳給計算機。其軟件流程結構如圖6所示。

3 測量實驗與結果
　系統測試分別采用短路輸入噪聲、500 Hz、1 000 Hz正弦波測試，下面介紹測試結果。
3.1 短路輸入噪聲
　在室內環境下，輸入端短接，采用1/10 ms的采樣間隔重復數次試驗，輸入短路噪聲曲線如圖7所示。由圖7可知，短路噪聲幅度集中在正負100 μV之間。
3.2 正弦波測試
　正弦波測試中分別對頻率為500 Hz和1 000 Hz、幅度為20 mV的正弦波進行了測試，采用的信號源為實驗室用的信號發生器，采用1/10 ms的采樣間隔重復數次試驗。各次的測試曲線以及其FFT 變換曲線如圖8~圖11所示。由圖可以看出,采集信號的幅度也為20 mV，與輸入信號幅度一致。采集的正弦波信號的幅度、頻率都與輸入的正弦波信號的幅度、頻率相一致，可見數據采集工作是正常的,系統采集信號動態范圍可以達到120 dB,相當于20 bit分辨率。考慮到系統量化噪聲，220的動態范圍采集的效果也是比較良好的,達到了預期設計目的。

　為了實現高速、高精度、高分辨率、寬動態范圍和更穩定的數據采集能力,本系統采用Δ-Σ轉換技術、FPGA與高速DSP相結合的方式,實現了數據采集速度快、一致性好、高分辨率、動態范圍寬，且穩定性好的特性，達到了預期設計的要求。在實際應用中，可用于電壓、電流、溫度、頻率等多種參量的數據采集系統中。
參考文獻
[1] Texas Instrument Inc.TMS320VC33 DSP SPRS087B[Z]. 2000.
[2] Wang Chen, KOSMAX P, LEESER M. An FPGA imptementation of the two-dimesional finite-difference twodomain Algotithm[C].FPGA′04 Proceedings of the 2004 ACM/SIGDA 12th International Symposium on Field Programmable gate arrays,2004.
[3] 馮宏.地震勘探儀器中的24位數據采集技術[J].石油儀器,1997,11(3)：10-12,15.
[4] 李利品，高國旺,任志平.基于FPGA和DSP的數據采集系統設計[J].電測與儀表,2008(8)：42-45.
[5] 蔡躍明，瞿旭紅，陳志恒.Δ-Σ A/D轉換原理及應用[J].微電子學與計算機.1995(3)：9-14.
[6] 褚振勇，翁木云.FPGA設計及應用[M].西安：西安電子科技大學出版社,2002.