隨著汽車、太空、醫(yī)學與工業(yè)等產業(yè)開始采用復雜芯片，加上電路板或系統單芯片(SoC)為了符合市場需求而加入更多功能，讓芯片熱效應已成為半導體與系統設計時的一大問題。

　　據Semiconductor Engineering報導，DfR Solutions資深工程師指出，隨著芯片與電路板越來越小，讓熱問題顯得更加嚴重。Ansys副總則指出，熱會帶來一堆無法預知的變化，讓業(yè)者必須從芯片封裝或系統層次評估熱沖擊的程度，FinFET制程中必須處理局部過熱問題，而且進入10或7納米后程度更嚴重。

　　早在2001年，時任英特爾(Intel)技術長的Pat Gelsinger便曾預測未來10年內，芯片上能源密度提高是必須設法解決的問題。在高密度封裝的SoC中，并非所有的廢熱都能散出。

　　明導國際(Mentor Graphics)行銷經理指出，以車載娛樂系統為例，儀表板會產生熱且不易散出，便有可能讓絕緣閘極雙極性電晶體(IGBT)變得不穩(wěn)定，因此熱管理必須從更接近矽的角度加以評估。

　　至于預先評估何處以及何時會出現熱問題，便必須倚賴各種工具、經驗與運氣達成。而且隨著晶粒上溫度不平均，欲計算熱對穩(wěn)定性造成影響為何也越加困難，目前所有EDA廠商已聯合企圖解決該問題。

　　Synopsys工程師指出，擁有極準確且資訊充足的模型顯得更加重要，但也帶給電子設計自動化(EDA)廠商一定壓力。益華電腦(Cadence)表示，傳統上分析工具大多針對封裝溫度，但10納米FinFET后，考量的地方必須從電路板轉移至電晶體上。

　　Sonics技術長也指出，目前漏電流問題依舊存在，而且半導體物理也未改變。外界雖集中在利用時脈來控制功耗，但事實上時脈樹(clock tree)仍有許多功耗產生。另一項必須面對的挑戰(zhàn)則是動態(tài)電源管理。

　　Wingard則認為解決之道是提升時脈控制效率，另外，先進封裝或是個別晶粒封裝等也是可行方式之一。Tessera總裁指出，其牽涉主要問題便是熱耗散，也就是晶粒的厚度。因為減少厚度可降低電阻讓更多熱散出。該公司已開始開發(fā)以不同方式堆疊DRAM，讓DRAM一部份可以開口讓更多冷氣進入。

　　另外，Kilopass等公司也在開發(fā)可抗熱的一次性可程式(OTP)存儲器，來取代其他種類非揮發(fā)存儲器。該公司副總指出，內嵌快閃存儲器可支援到攝氏85度，但OTP可支援到125度。

　　目前業(yè)界也開始研究如何一開始就解決熱效應問題。明導國際指出，熱矽穿孔(TSV)是研究方向之一，另外，在晶粒下方蝕刻液流道(liquid channels)與引進新的熱介面材料也是研究對象。

　　iROC Technologies總裁指出，高溫與高伏特將會提高閂鎖效應(latch-up)風險，造成穩(wěn)定度嚴重的問題，另一個溫度造成的影響則是實際的熱中子(thermal neutron)通量。DfR Solutions認為，熱也是造成快閃存儲器逐漸出現位元滑動(bit slip)與資料保存問題的原因。

　　如今隨著物聯網(IoT)發(fā)展后，上述問題將更加復雜，熱問題已逐漸成為設計必考量的一部分，而且與功耗、架構、制程與封裝都密切相關。