0 引言

    隨著無線通信技術的發展和廣泛應用，頻率的需求越來越高，帶寬也越來越寬，使得傳統的窄帶系統已經無法滿足大流量數據傳輸的需求，因此寬帶無線通信電路設計成為研究熱點。2002年2月14日，美國聯邦通信委員會（FCC）正式立法開放3.1～10.6 GHz頻段給UWB系統作免執照使用。UWB技術具有發射功率較低、占空比低和抗干擾等特點，被應用在無線電話會議、無線短距離數據傳送等諸多領域^[1-2]。然而在FCC開放的頻譜中來自授權頻帶WLAN的信號對免執照使用的頻段UWB存在很強的干擾。UWB信號是微弱信號(頻譜密度為-41.3 dBm/MHz)，可比擬噪聲甚至比一些噪聲的頻譜密度更低，所以UWB信號不會對WLAN信號產生明顯的影響^[3]?？紤]到這兩種無線局域網的使用區域出現交疊，致使UWB信號在5～6 GHz頻段內完全被WLAN信號所淹沒的情況，許多文獻都進行了深入的研究。文獻[2]設計了一個帶阻濾波器來濾除WLAN信號，然而這種方法不僅要求整個通頻帶平坦度要好，濾波器在截止頻率處的衰減響應更加陡峭，而且濾波后產生極大損耗和相移。同樣使用多個LNA累疊的方式^[4]，來放大各自頻段的UWB信號，這種方法不但增加了設計的工作量而且增加了成本。文獻[5]則是設計了多諧振負載網絡來實現整個頻帶的選擇性，在整個系統中實現了對WLAN信號的屏蔽。

    對此，本文也采用這種實時放大與選擇的工作方式，對多諧振負載網絡進行更深入的研究與設計，提出更加優良的多諧振負載網絡，實現優于各文獻的頻帶選擇性。鑒于此，設計一種具有頻帶自主選擇性的超寬帶放大器^[6-7]，使之既能屏蔽來自授權頻帶信號的干擾，又能同時放大UWB下邊帶(3.1～5 GHz)及上邊帶(6～10.6 GHz)的信號，成為本文研究的重點，而能實現這種頻帶選擇性的多諧振負載網絡的設計更是本文工作的重要核心。

1 電路設計

    整個電路的設計主要包括具有頻帶選擇性的多諧振負載網絡設計和放大器結構設計兩個部分。

1.1 具有頻帶選擇性的多諧振負載網絡

    本文通過對諧振特性的研究，設計了一種全新的具有頻帶選擇性的多諧振負載網絡結構，如圖2所示，它能更好地屏蔽來自授權頻帶信號的干擾，又能通過UWB下邊帶和上邊帶信號。

    圖1（a）、圖1（b）和圖1（c）分別展示了3種多諧振網絡結構，這3種網絡均可實現頻帶選擇性。其中圖1(a)是文獻[5]提出的結構，兩電容和兩電感簡潔而有效地實現了寬頻帶上的選擇特性；圖1(b)是文獻[8]提出的雙串聯雙并聯結構，引入調諧電容C2作為網絡優化元件，降低了多諧振網絡對高電感值的依賴，提升了多諧振網絡頻帶選擇性能。圖1(c)是本文所提出的結構，引入調諧電容C₁的雙串聯雙并聯結構，不僅提升了頻帶選擇性能，而且更加強了對WLAN信號的屏蔽作用。

    當頻率從低到高時，受到電感扼流作用的影響，阻抗值是不斷增加的。根據多諧振網絡的拓撲結構，多諧振負載網絡總的阻抗為：

從式(1)可以看出，多諧振負載阻抗的分子項由角頻率的偶次項組成，分母由奇次諧波分量構成。由于工作在吉赫茲頻段，為了能對信號產生調諧作用，電感和電容的量級確定為納亨級和皮法級。由此可知：

    由于諧波分量次數越高其值越小，所以Z_total的分子值大于分母值，當且僅當f=5.5 GHz即為有約束條件的極值點：

    當頻率為5 GHz和6 GHz處，阻抗值為10logZ_total=0 dB的間斷點，此時開始出現衰減特征。由此可知：

假設當C₂=C₃時，可得Z_{total，5 GHz}=Z_{total，6 GHz}。工作在最高頻點10.6 GHz處，最大允許的負載網絡的損耗為3 dB，即是：

可推導得C₂<2/(2π×10.6×10⁹)=30 pF。

    通過仿真軟件MATLAB進行編程仿真，C₂初始值設定為30 pF。通過不斷降低C₂的值進行迭代運算，當C₂=1.82 fF時，可得到本文提出的多諧振拓撲結構的最佳選擇特性，這時L₁=0.355 nH，L₂=0.25 nH，C₁=0.55 pF，C₃=3.001 pF。

1.2 放大器結構設計

    超寬帶低噪聲放大器是UWB無線接收機中的一個重要的模塊，它必須在很寬的頻帶范圍里提供足夠高的增益和引入盡可能小的噪聲，因此選擇一個良好的電路拓撲結構來實現其性能要求是很重要的^[9]。

    電感源極負反饋結構其實采用的是共源極的放大電路，它是低噪聲放大器很常用的一種電路^[10]。本文采用電感源極負反饋的共源共柵結構，同時引入電流復用結構，構建出完整的頻帶選擇性的超寬帶放大電路，如圖2所示。在M₁源極引入一串聯電感，此電感在較高品質因數下幾乎不引入噪聲。在工作頻率內，加載在M1柵極的電感與MOS管的等效電路中的輸入回路中的電容恰好形成諧振，可實現輸入阻抗匹配。由于兩個晶體管M₁和M₂在同一條偏置電路上，電流的功耗即為原來的一半，因為高頻信號首先全部從晶體管M₁的柵極流入，從晶體管M₁的漏極流出時分為兩路，一路經過電容C₆再流入晶體管M₂，再最終從晶體管M₂的漏極流出，另外一路高頻信號經過電感L₄和電容C₇到地。

2 仿真結果分析

    基于ADS仿真平臺，將多諧振網絡搭載到ADS軟件下，調用S參數仿真器，在超寬頻段內對幅頻、相頻以及網絡特性上作出仿真，結果如圖3所示。點線代表圖1(a)提出的電路結構，長虛線表示圖1(b)電路結構，長實線表示圖1(c)電路結構。圖3(a)展示出本文提出的多諧振網絡的優勢，干擾信號的衰減性強，上下邊頻擁有非常平坦的導通特性。圖3(b)展示了多諧振網絡的相位特性，本文提出的結構在WLAN信號的中心頻率點5.5 GHz處的相頻特性相差達到了89.725°，較之圖1(a)和圖1(b)多諧振網絡能更好地使來自WLAN的干擾信號發生正交化，干擾信號就很容易被后續的相位鑒頻器檢查出來，從而更好地實現相頻上的選擇特性。圖3(c)表現了多諧振網絡的群延時特性，上下邊頻群延時都保持在同一數量級上，而在WLAN頻帶里則產生高量級的延遲，體現了頻帶選擇網絡對載波包絡良好的選擇性。

    基于0.18 μm CMOS工藝利用ADS仿真軟件對整個頻帶選擇性的低噪聲放大電路進行仿真，其結果如圖4所示。其圖4(a)顯示了放大器的放大性能，也很好地反映出多諧振網絡對無用信號的選頻能力。上下通頻帶內，放大電路的增益超過10 dB，并對無用信號的幅度衰減也達到-20 dB。圖4(b)為電路最小噪聲系數隨頻率的變化關系，可以看出電路噪聲性能良好，最小噪聲系數小于4.25 dB。

    由表1中的參考數據可以說明：由于采用了無源LC輸入匹配網絡和電流復用結構，本電路的結構與參考文獻相比較在其他性能參數略有缺憾的條件下具有工作帶寬大、增益大、噪聲較低、功耗較低的優點。

3 結論

    本文論述了一種具有頻帶選擇性的超寬帶低噪聲放大器的設計，提出新的多諧振負載選頻網絡以及引入電感源極負反饋的放大電路結構，最終使得放大電路在噪聲和功率傳輸下都獲得了良好的性能。仿真結果表明：在3.1 GHz～10.6 GHz頻帶內，穩定性良好，S11小于-10 dB，最大功率傳輸增益為20.23 dB，最小噪聲系數在4.25 dB以下。同時與其他文獻結果比較，該結構具有工作帶寬大、功耗較低、面積省、增益大等優點，具有應用價值。

參考文獻

[1] PARK B，LEE K，CHOI S，et al.A 3.1-10.6 GHz RF receiver front-end in 0.18 μm CMOS for ultra-wideband applications[J].IEEE MTT-S International Microwave Symposium digest.IEEE MTT-S International Microwave Symposium，2010：1616-1619.

[2] MIYAKE H，KITAZAWA S，ISHIZAKI T，et al.A miniaturized monolithic dual band filter using ceramic lamination technique for dual mode portable telephones[J].Journal of Bacteriology，1997，2(3)：1333-44.

[3] PARK B H，JUNG J H.Design of a full-band CMOS UWB receiver and fast-hopping carrier generator for 3.1-10.6 GHz[J].Analog Integrated Circuits & Signal Processing，2014，79(1)：45-56.

[4] PERUMANA B G，ZHAN J H C，TAYLOR S S，et al.Resistive-Feedback CMOS low-noise amplifiers for multiband applications[J].IEEE Transactions on Microwave Theory & Techniques，2008，56(5)：1218-1225.

[5] CUSMAI G，BRANDOLINI M，ROSSI P,et al.A 0.18 μm CMOS selective receiver front-end for UWB applications[J].IEEE Journal of Solid-State Circuits，2006，41(8)：1764-1771.

[6] ALAVI-RAD H，ZIABAKHSH S，ZIABAKHSH S，et al.A 0.9 V CMOS 3-5 GHz broadband flat gain low-noise amplifier for ultra-wide band receivers[J].Electrical & Computer Engineering Canadian Journal of，2013，36(2)：87-91.

[7] HSU M T，HSIEH Y C，OU A C.Design of low power UWB CMOS LNA using RC feedback and body-bias technology[C].ASIC(ASICON)，2013 IEEE 10th International Conference on.IEEE，2013：1-4.

[8] 趙常余.具有頻帶選擇性的超寬帶低噪聲放大器的設計[D].綿陽：西南科技大學，2010.

[9] 華明清，王志功，李智群.0.18 μm CMOS 3.1～10.6 GHz超寬帶低噪聲放大器設計[J].電路與系統學報，2007，12(1)：44-47.

[10] 王巍，彭能，王穎，等.3～5 GHz超寬帶并聯負反饋低噪聲放大器的設計[J].微電子學，2011，41(1)：10-14.