0 引言

    隨著電力電子裝置在日常生活中的廣泛應用，由此引發的電網諧波污染也日益嚴重，研究已表明，有源功率因素校正(APFC)電路是遏制諧波污染的有效方法之一^[1-3]。與傳統的APFC電路相比，交錯APFC電路因具有功率因素高、輸入電流紋波小、轉換效率高以及控制能力強等優點，更能適合電力電子裝置高大功率場合發展的現狀需求^[4-6]。而在電力電子裝置架構中，控制器作為核心，在提升系統性能與提高轉換效率等方面發揮著至關重要的作用。就目前的APFC架構來說，存在著運行速度慢、效率低及動態特性差等缺陷，這與現有APFC變換器中的控制器大多采用串行結構式(如MCU^[7-8]、DSP^[9-10])有極大的關系。因此，開發基于并行結構的APFC控制器對于提升系統的整體性能、解決電網諧波污染問題具有十分重要的現實意義。為此，本文提出了一種基于SOPC技術控制的并行結構交錯APFC變換器架構，并通過一個800 W的樣機測試結果來驗證了本方案的正確性與有效性。

1 基于SOPC的交錯APFC系統架構

    圖1示出基于SOPC的交錯APFC變換器架構。該架構的控制核心為一款性價比較高的FPGA，其不僅擁有豐富的I/O端口和強大的并行運算能力，而且還支持NiosⅡ嵌入式軟核處理器，為整個系統的開發提供了良好的平臺。控制方法采用了雙環PI控制，被測模擬信號經AD轉換為數字信號，送入FPGA（圖1虛線框部分）進行處理后生成兩路PWM信號，對主電路并聯的兩個Boost電路進行交錯控制，從而有效地減少了開關器件的應力，降低了電子器件選取及系統設計的難度，提高了系統的輸出功率等級。

2 PI控制器的設計

2.1 電流環PI控制器

2.2 電壓環PI控制器

    在雙環PI控制下，電壓外環的響應速度遠小于電流內環，但在APFC中，為防止v_o中2倍工頻電壓紋波引起輸入電流畸變，一般要求其穿越頻率f_cv盡可能地小于100 Hz為宜。本文選取f_cv為10 Hz，由文獻[12]知G_vi(s)的傳遞函數為：

    其中k_v取0.01。將各參數值代入式(4)，當 G_vc(s)的比例系數取0.04，積分系數取1.88時，可得G_v(s)的頻率響應如圖4所示。可知經校正后，電壓環低頻增益有所提升，穿越頻率約為10 Hz，且相角裕度約為80°，滿足設計要求。

3 SOPC系統構建

3.1 前端數據采集

    在設計的交錯APFC變換器中，需要同時采集系統的輸出電流、輸入交流側的整流電壓、電感L1的電流以及電感L2的電流四路信號，故選用了四通道十二位同步數據采集器AD7874^[13]。因NiosⅡ的工作時鐘通常在100 MHz或以上，這遠遠大于AD7874的工作時鐘，為解決兩者間時鐘嚴重不匹配的問題，采用了一個異步高速的FIFO來對AD7874轉換所得的數據進行緩沖存儲。因此得到了圖5所示的前端數據采集模塊的頂層硬件原理圖，將其編譯、綜合及仿真后，得到圖6所示的功能仿真結果。結果表明，所設計前端數據采集模塊能正確按照AD的工作時序完成外部數據的采集、轉換及存儲。

3.2 自定制Avalon外設

    因基于NiosⅡ軟核處理器設計的SOPC系統是靠Avalon總線對外設進行訪問，因此在構建交錯APFC的SOPC系統時，自定制了符合Avalon總線接口的外設PWM、電壓PI控制器及電流PI控制器模塊。其結果如圖7所示，可知自定制Avalon外設各模塊均能順利的添加到SOPC系統中。

3.3 系統總體構建

    將已設計好的各分模塊依據圖2進行連接，得到了由圖8示出的交錯APFC的總體SOPC系統構建圖。圖中PLL為全數字鎖相環，其輸入接外部時鐘，經倍頻后得到3路時鐘信號，分別供給NiosⅡ軟核處理器、前端數據采集ad_fifo及存儲器sdram。由圖8可知，所構建的SOPC系統能順利地完成編譯、綜合及引腳分配，證實該系統能成功嵌入FPGA中。

4 實驗結果

    為驗證本文理論的正確性，采用Altera-EP2C8Q 208C作為數字控制器，實現了基于圖1的800 W樣機實驗系統。相關電路參數為：輸入為交流全電壓85~265 V，輸出電壓v_o=395 V，開關頻率f_S=65 kHz，輸出電容C_o=390 μF，升壓電感L=L1=L2=250 μH。

    圖9示出了實驗樣機的實測波形。其中圖9(a)與圖9(b)分別為變換器低壓、高壓滿載下的交流側輸入電壓電流波形：可知輸入電流能很好地跟蹤輸入電壓，并與電壓保持同相位，證實系統具有良好的功率因素校正功能。圖9(c)與圖9(d)分別為低壓、高壓滿載下功率開關管的漏源電壓與電流波形：可知開關管的導通與關斷呈現出相互交錯的狀態，且在電流上升到峰值時，開關管會迅速關斷，證實系統能正確實現交錯控制，且具有較強的峰值限流能力。圖9(e)與圖9(f)分別為低壓、高壓帶0~2 A動態負載下的輸出電壓（示波器已設置-360 V偏置）、電流波形：可知輸出電壓在輸出電流切換的瞬間能快速響應，且無明顯的過沖現象，波動峰峰值小于輸出電壓的5%，證實系統具有動態響應快，輸出電壓波動小的特點。

5 結論

    研究了交錯APFC變換器及其在FPGA上的實現，提出了一種基于SOPC技術實現的交錯APFC變換器架構，給出了有效的控制器設計、前端數據處理、自定制Avalon外設及SOPC系統構建的實現方法。最后在800W的實驗樣機上實現了文中所提架構的交錯APFC變換器，實驗結果證實該架構是正確可行的，并且具有良好功率因素校正效果。

參考文獻

[1] 蔣林，王海唐，吳俊.基于自主均流技術的功率因素校正電路的研究[J].電子技術應用，2016，42(5)：128-130，134.

[2] 江劍峰，曹中圣，楊喜軍，等.采用雙環控制并聯交錯模擬PFC的研究[J].電力電子技術，2011，45(9)：95-97.

[3] 杜志勇，王鮮芳，星輝.一種新型的單級功率因素校正AC/DC變換器的設計[J].電力系統保護與控制，2015，41(1)：21-24.

[4] CHAN C H，PONG M H.Interleaved boost power factor corrector operating in discontinuous- inductor-current Mode[C].Proc.of Power Conversion Conference.1997，1(8)：405-410.

[5] OLAYIWOLA  A，SOCK B，ZOLGHADRI M R A，et al.Digital controller for a Boost PFC converter in continuous conduction mode[C].Industriol Electronics and Applications，2006 IST IEEE Conference on.2006.

[6] 呂偉強，崔國棟，王超，等.大功率雙路交錯并聯APFC模塊的設計與實現[J].激光與紅外，2015，45(4)：389-392.

[7] 黃燦勝，蔣志年.單相Boost有源功率因素校正電路的研究[J].電源技術，2014，38(5)：938-940.

[8] 周獎，陸翔，龔仁喜.基于交錯并聯Boost PFC的整流器設計[J].科學技術與工程，2013，13(7)：1961-1964，1974.

[9] 趙相瑜，袁繼敏，王艷碩.交錯并聯Boost PFC電路的應用研究[J].電力電子技術，2010，44(1)：65-67.

[10] 陳巍，王國富，張法金，等.一種新型高功率因素電源的設計[J].電子技術應用，2014，40(11)：60-63.

[11] 鄒濤，周小方.基于FPGA的交錯并聯PFC的研究[J].現代電子技術，2015，38(8)：120-123.

[12] 孫宏宇，王婕.交錯并聯Boost PFC電路數學建模與仿真[J].電源世界，2014，27(9)：26-29，25.

[13] AD7874 Data sheet[Z].Analog Devices Inc.

作者信息：

閻昌國1，龔仁喜2，劉小雍1

（1.遵義師范學院 工學院，貴州 遵義563006；2.廣西大學 電氣工程學院，廣西 南寧530004）