先進封裝在開發新的系統級芯片設計中扮演著越來越重要的角色，并成為一種更可行的選擇，但它也為芯片制造商提供了一系列令人困惑的選擇，有時價格也很高。汽車，服務器，智能手機和其他系統已經采用一種或另一種形式的高級封裝。對于其他應用，這是過大的，并且簡單的商品封裝就足夠了。

　　盡管如此，高級封裝正迅速成為許多人的誘人選擇。業界正在開發新形式的高級封裝或升級現有技術，以用于5G和AI等一系列應用。達到這一點已經花費了行業多年的時間。幾十年來，可以將模具組裝成基本封裝。但是，隨著規模逐漸枯竭，封裝提供了一套全新的架構選擇，可以提高性能，降低功耗并為設計增加靈活性，從而既可以針對特定市場進行定制，又可以縮短上市時間。

　　但是，沒有一種封裝類型可以滿足所有需求。每個應用都是不同的，每個都有其獨特的要求。在某些情況下，高級封裝甚至可能不是正確的解決方案。

　　半導體工程公司研究了高級封裝在四個市場中的優勢和挑戰：服務器，網絡設備，智能眼鏡和軍事/航空航天。盡管這只是可能應用的示例，但它突出顯示了芯片制造商未來將在封裝方面面臨的一些主要問題和挑戰。根據YoleDéveloppement的數據，2019年整個IC封裝市場價值680億美元。根據Yole的說法，其中高級封裝行業在2019年為290億美元，預計將增長6.6％，到2025年達到420億美元。

　　服務器

　　通常，為了推進領先的設計，設備制造商需要依靠芯片擴展。目標是在每個新的工藝節點上的單片芯片上封裝更多功能，新節點大約每18到24個月推出一次。但是在每個節點上擴展變得越來越困難和昂貴，并且價格/性能優勢正在減少。因此，盡管擴展將繼續進行，但并非系統中的所有組件都將同樣進行擴展。聯華電子業務發展副總裁伍爾特說：“這實際上與經濟學有關。

　　在尖端節點，晶圓成本是天文數字，因此，很少有客戶和應用能夠負擔得起昂貴的工藝技術的費用。即使對于負擔得起成本的客戶，他們的某些裸片尺寸也正在與最大標線片尺寸相抵觸。當然，這導致了產量挑戰，從而進一步加劇了成本問題。客戶需要更優化的技術解決方案，它將提供更具成本效益的業務解決方案。

　　從上市時間的角度來看，對于許多人來說，設計和驗證大型片上系統（SoC）所花費的時間也是很多人的關注。”在服務器世界中，這既指向分解（不需要最先進的數字邏輯或從中受益的卸載功能），也指向使用高速管芯對管芯互連的異構集成。有許多選項可用，但當前的話題是小芯片。在小芯片中，芯片制造商可以在一個庫中具有一個模塊化管芯或小芯片的菜單，而并非所有這些都必須在同一處理節點上進行開發。

　　通常，包含小芯片的設計類似于單片SoC，但是開發成本較低。在紙面上聽起來一切都很好，但是仍然存在一些挑戰。“這是一個新興的環境。這是一個新模型。接口方面沒有很多標準。

　　小芯片集成的最早采用者往往是可以控制所有設計元素，特別是界面的垂直集成公司，” ASE的業務開發高級總監Eelco Bergman在最近的IMAPS2020會議上的演講中說。“如今，小芯片設計將主要由芯片開發商推動，無論是IDM還是無晶圓廠供應商。隨著行業的發展和生態系統的開放，您將看到這種變化。”其他人表示同意。“了解總線設計和接口規格非常關鍵。如果是專有情況，那么顯然客戶最終將在那里擔任領導角色。這將在一段時間內成為現實，” Amkor高級封裝和技術集成副總裁Mike Kelly在演講中說。“一旦我們建立了一個大家都能理解并指定有通用總線架構的地方，那么設計就可以變得非常靈活，無論是垂直集成公司，IDM還是OSAT。”AMD，英特爾和其他一些公司已經引入了類似芯片的架構。例如，AMD的最新服務器處理器產品線代替了大型的單芯片，將較小的芯片集成在一個模塊中，該模塊有時稱為多芯片模塊（MCM）。

　　使用管芯到管芯互連來連接芯片。AMD的MCM被稱為2D小芯片設計，它基于14nm工藝集成了集成的I / O和內存控制器芯片。那個死在中間。MCM中還集成了八個7nm處理器管芯。四個處理器管芯位于I / O管芯的每一側。

　　圖1：具有8個核心芯片和1個I / O芯片的AMD EPYC服務器芯片

　　由于服務器處理器產品線的原因，AMD轉向了類似小芯片的方法。“為了維持每兩年2倍性能所要求的性能趨勢，我們將需要小芯片，不僅要以更高的良率實現更多的晶體管，還要減少先進節點硅的總量，” Bryan Black說， AMD的高級研究員在演講中展望未來，AMD計劃在服務器處理器方面擴大其MCM工作。它還計劃使用3D堆疊技術開發小芯片。“當我們進入3D堆疊時，我們將加劇在2D中一直在努力的所有這些挑戰，” Black說。

　　基于2D和3D的小芯片設計都面臨許多相同的挑戰。布萊克說：“小芯片不是免費的。” “它們確實具有與之相關的成本，包括封裝成本和模具面積成本的增加。我們不能采用面積為2X的單片組件并將其分成兩個較小的裸片，每個裸片僅占1X的面積。兩者之間的通信以及其他的電源邏輯，其他的一致性邏輯，其他的時鐘控制以及有效的測試控制，都將產生開銷。除了連接這兩個裸片并使它們看起來盡可能像一個裸片所需的I / O通信開銷外，我們還有大量的額外控制邏輯。”

　　最重要的是，封裝需要具有良率的模具，也稱為已知的良模具。封裝中的一個壞晶粒可能導致產品或系統故障。“所有模具都有參數變化。因此，我們遇到了多管芯解決方案的基本測試和特征化問題。有些很慢。有些很快。有些會消耗更多或更少的電量。”布萊克說。

　　熱量，功率分配和可靠性也是基于小芯片設計的挑戰。然后，如果打包失敗，那么最大的問題就是誰來負責。是芯片供應商，IP供應商還是封裝廠？

　　為此，封裝行業可以借鑒過去的經驗，尤其是在2.5D的早期階段。使用2.5D時，管芯堆疊或并排放置在中介層的頂部。內插器結合了硅通孔（TSV），充當芯片和電路板之間的橋梁。在2.5D的早期階段，設備制造商一直在努力應對不同的模具，集成問題和成品率挑戰。但是，隨著時間的流逝，供應商解決了這些問題。

　　“我記得2.5D項目何時開始，” Amkor的Kelly說。“幫助我們的第一件事就是提高產量。然后，對您遇到的少量產量損失進行分類并不是一個巨大的挑戰。”如果管芯不符合規格，供應商將對設備進行廣泛的根本原因分析。這需要一個完善的測試策略。

　　可以使用小芯片為同種集成實現相同類型的配方。和以前一樣，開發出合格率高的模具至關重要。“您將把它帶到另一個極端。您將擁有更多的模具和更多的焊點。但是，只要您的基本裝配過程堅如磐石，討論就不會像我們在2.5D中發現的那樣痛苦。” Kelly說。實際上，封裝必須以可接受的成本獲得良好的產量。但是，當發生故障時，它可以返回給供應商。

　　“歸根結底，供應商是最終負責產品的供應商。但是支持該芯片供應商的供應商可以在該故障分析過程中提供幫助。一旦確定了這一點，負債和責任就會變得更加清楚。”目標是首先預防故障。從設計開始，需要采取整體方法。“在設計階段，我們將找出最適合客戶的方法，” Quik-Pak首席運營官Ken Molitor說。“我們將交鑰匙整個項目，在那里我們設計基板，制造基板，然后提出具有凝聚力的設計。然后，我們將其組裝。（在此過程中，有一些里程碑。）這往往會降低他和我們的風險。”

　　網絡設備

　　網絡設備供應商面臨許多相同的挑戰。網絡是一個復雜的系統，范圍從家庭辦公室到云。為了應對這些市場，通信設備供應商針對網絡的各個部分出售不同的系統。例如，在網絡的一部分中，思科為大型服務提供商出售路由器。路由器使用IP數據包定向網絡。思科最新的路由器基于其自己的內部ASIC。思科的單片ASIC圍繞7納米工藝構建，可在同一芯片上實現12.8 Tbps的帶寬。

　　思科還為其其他網絡產品開發ASIC。其他通信設備供應商也開發ASIC。廠商出于多種原因也在探索或實施替代方法。在每個節點上，ASIC變得越來越大，越來越昂貴。它還集成了SerDes（串行器/解串器），可提供高速的芯片到芯片通信。Juniper的資深工程師Valery Kugel在演講中說：“網絡帶寬擴展要求導致每一代技術的聯網ASIC裸片尺寸都會增加。” “（SerDes）占據了ASIC的很大一部分。”還有其他問題。

　　ASIC由數字和模擬模塊組成。數字部分得益于擴展功能，可在更高帶寬下實現更多功能。但是，并非所有事情都能從擴展中受益。“ SerDes功能沒有減少。那是一個模擬結構。它無法很好地擴展。” TE Connectivity的技術專家兼行業標準經理內森·特雷西（Nathan Tracy）說。Tracy還是行業標準組織光學互聯網絡論壇（OIF）的主席。這里有幾種解決方案，包括小芯片。

　　為了將芯片連接到封裝中，OIF正在開發一種稱為CEI-112G-XSR的芯片對芯片接口標準。XSR連接MCM中的小芯片和光學引擎。它可通過短距離鏈路實現高達112Gbps的數據速率。XSR仍處于草稿形式。有幾種方法可以在網絡設備中實現小芯片和XSR。例如，大型ASIC分為兩個較小的管芯，這些管芯使用XSR鏈接進行連接。在另一個示例中，大型SerDes模塊被分解為四個較小的I / O芯片。然后，在MCM中，ASIC位于中間，中間被四個較小的I / O小芯片包圍。

　　圖2：需要管芯到管芯連接的以太網交換機SoC的示例。資料來源：Synopsys

　　另外，設備制造商可以將光學引擎與MCM中的交換芯片ASIC集成在一起。特雷西說：“業界對于共封裝光學器件的討論很多。” “我說的是從交換機面板上的可插拔光收發器轉移到將光學引擎直接安裝在交換硅片上的可能性。您需要低功耗高速互連。討論的重點是OIF的XSR開發。”小芯片的采用將取決于應用。在某些情況下，ASIC仍然有意義。這里有幾個因素，例如成本和產量。特雷西說：“這全都與降低功耗有關。”

　　智能眼鏡

　　這些解決方案可能適用于網絡設備，但是消費市場有不同的要求，尤其是對于新興產品。例如，在研發中，多家公司正在開發下一代智能眼鏡或AR / VR眼鏡。虛擬現實（VR）使用戶可以體驗3D虛擬環境。增強現實（AR）拍攝計算機生成的圖像，并將其覆蓋在系統上。

　　如果這項技術可行，AR / VR眼鏡可以用于數據檢索，面部識別，游戲和語言翻譯。他們還可以將演示文稿或鍵盤投影在表面上。“ [AR / VR]及其變體設備只是成為下一代計算平臺的旅程的開始，” Facebook Reality Labs的主任兼研究科學家劉千ao在去年IEDM上的一篇論文中表示。

　　開發一副有用且廉價的智能眼鏡并不是一件容易的事。這些產品需要新的低功耗芯片，顯示器和接口。在這些眼鏡中，程序是使用語音，視線和頭部/身體移動來激活的。所有這些技術必須是安全的。“我們將需要全面改善，” Facebook的硅工程總監Ron Ho在IMAPS2020的演講中說。“相對于電源，我需要的性能要比當今系統所能維持的性能高得多。

　　通常，我需要以較低的延遲更快地運行事情。”為了以合適的尺寸實現智能眼鏡，IC封裝是關鍵。Ho說：“我必須管理能夠提高性能和降低延遲的軟件包。” “您不能強迫芯片經過多英寸的走線并在PCIe上消耗大量功率。

　　但是，您可以將它們共同封裝，然后彼此放置。通過TSV，它們具有更高的帶寬和更高的性能連接。”在IEDM上，Facebook披露了有關其AR / VR眼鏡的一些線索，這些線索正在研發中。Facebook在一篇論文中概述了用于AR / VR眼鏡的計算機視覺接口技術的發展。

　　基礎技術是先進的CMOS圖像傳感器。CMOS圖像傳感器在智能手機和其他產品中提供相機功能。但是標準的圖像傳感器不足以用于AR / VR眼鏡。所需要的是具有先進封裝的機器感知優化圖像傳感器。Facebook在論文中描述了一種三層圖像傳感器。第一層是具有處理單元的圖像傳感器，其后是聚合處理器，然后是云計算平臺。Facebook還提到了銅雜化粘合。為此，使用銅-銅擴散鍵合技術將管芯堆疊并連接。目前尚不清楚Facebook是否會走這條路，但是混合粘合是圖像傳感器領域的一項已知技術。

　　軍事/航空航天

　　與此同時，幾十年來，美國國防部（DoD）認識到芯片技術對于美國軍事優勢至關重要。對于各種系統，國防界在高級節點和成熟節點上都使用芯片。封裝也是方程式的關鍵部分。軍事/航空航天涉及眾多具有不同要求的客戶，盡管這里有一些共同的主題。

　　“我們為許多不同的部門提供服務，” Quik-Pak的Molitor說。“我們確實為軍用/航空業服務。軍事/航空計劃往往是長期存在的。它們習慣于處理必須工作20到30年的組件。”軍用/航空客戶面臨其他挑戰。與商業領域一樣，開發高級芯片的成本昂貴，但每個節點的收益卻在縮小。另外，國防部門的數量相對較少。有時，國防界使用非美國鑄造廠來獲得先進的芯片，但出于安全目的，它更傾向于使用在岸供應商。軍用/航空業客戶希望獲得可信賴且有保證的芯片和封裝供應鏈。盡管如此，國防部仍在尋找芯片擴展以外的替代方法，即異構集成和小芯片。例如，英特爾最近獲得了國防部新芯片工作的新合同，即最新的異構集成原型（SHIP）計劃。

　　根據該計劃，英特爾圍繞小芯片建立了新的美國商業實體。該計劃使客戶可以使用英特爾的封裝功能，包括國防部和國防界。SHIP程序包含多個部分。當英特爾贏得該計劃的數字部分時，Qorvo被授予了SHIP項目的RF部分。在該項目下，Qorvo將在德克薩斯州建立一個射頻異構封裝設計，生產和原型制作中心。該中心將主要為國防界服務。Qorvo對mil / aero并不陌生。

　　多年來，RF設備和其他產品的供應商為mil / aero和商業領域提供鑄造和封裝服務。該公司開發基于氮化鎵（GaN），砷化鎵（GaAs）和其他工藝的器件。多年來，以密爾/航空為單位的封裝要求已經發生了變化。“多年前，我剛開始為Qorvo工作時，沒人希望我們將封裝好的零件寄給他們。Mil / aero希望裸機，” Qorvo國防和航空航天市場戰略總監Dean White說。“我們已經看到市場從軍事裸露的航空航天市場轉變為封裝和封裝集成市場。

　　封裝比幾年前更加環保。我們根據功率水平，散熱和抗振性，以多種不同的封裝為軍用/航空封裝。根據SHIP計劃，Qorvo將使用基于GaN，GaAs和硅的器件提供異質封裝服務。目的是滿足國防部所稱的SWAP-C，這是一個首字母縮寫，表示相控陣雷達系統，無人駕駛車輛，電子戰平臺和衛星等各種應用中封裝的尺寸，重量，功率和成本要求。

　　盡管Qorvo將提供一站式服務，但SHIP計劃是針對封裝的。它將繼續為軍事/航空業的客戶提供鑄造和封裝服務。”我們以鑄造模型為模型。我們使用的是同一類型的模型。這將是一項服務。您可以在我們的鑄造廠進行設計。然后，您可能會說，‘您可以將這些零件放入封裝中嗎？因此，這是我們現有能力的補充或擴展。“懷特說。同時，mil / aero涉及定制工作。每個客戶可能有不同的封裝要求，并面臨各種挑戰。以RF為例。White說：” RF社區面臨的挑戰之一是，一旦將設備放入封裝中，就會改變RF性能。“ ”您必須設計芯片和MMIC使其適合這些封裝，并使其性能盡可能接近其最初的預期性能。“考慮到這一點，圍繞RF開發小芯片模型說起來容易做起來難。”（SHIP）的目標是使用GaN，GaAs和硅。它們也將全部集成到這些異構包中。“懷特說。”頻率越高，進行小芯片類型設計的挑戰就越大。這是我們作為SHIP的一部分正在探索的領域之一。這就是政府所稱的小芯片設計。這還沒有完全定義。“

　　結論

　　預計還有許多其他市場將推動更加異構的整合。蘋果公司稱，蘋果的低端Mac計算機正在向內部開發的M1處理器遷移，該處理器將CPU核心，圖形和機器學習引擎集成在”定制包“中。那也僅僅是開始。在其他市場（例如5G，人工智能，移動設備）中，存在新的封裝機會，并且伴隨著許多挑戰。但是，在市場發生新的重大變化的情況下，似乎不缺少使行業忙碌的機會。