登納德定律已經消失了，阿姆達爾定律已經達到了極限，摩爾定律也變得越來越難以遵循，而且成本也越來越高，特別是在功率和性能效益下降的情況下。雖然這些都沒有減少更快、功耗更低的芯片的發展機會，但卻極大地改變了芯片設計和制造的動態。

注：

1.摩爾定律（Moore's law）：集成電路上可容納的晶體管數目，約每隔兩年（后改為18個月）會增加一倍。

2.登納德縮放定律（Dennard scaling）：隨著晶體管尺寸的縮小，其功率密度保持不變，從而使芯片功率與芯片面積成正比。

3.阿姆達爾定律（Amdahl’slaw）：早在 1967 年，計算機體系結構領域的元老 Amdahl 提出的以他名字命名的定律，便已經向我們闡明了衡量處理器并行計算后效率提升能力的經驗法則。

不僅僅是不同的工藝節點和半節點，開發芯片的公司——傳統芯片公司、汽車OEM、無晶圓廠和IDM以及大型系統公司——在為其特定應用尋求最佳解決方案時，現在正在與更多的選擇和更獨特的挑戰作博弈。它們都對EDA生態系統提出了更高的要求，而EDA生態系統正競相跟上這些變化，包括各種類型的先進封裝、芯片，以及對集成和定制化硬件和軟件的需求。

以下是一些EDA公司以及系統公司所提出的芯片設計的新思路。

Cadence

Cadence 研發總裁Saugat Sen 說：“雖然在這個時代存在許多架構和設計挑戰，但解決熱問題已成為重中之重。一段時間以來，設計和實施的效率與多物理場分析的閉環集成有著錯綜復雜的聯系。”定義系統處理器的功率和能量要求也變得越來越困難。

IBM

IBM 研究員兼 IBM Z系統架構和設計首席技術官 Christian Jacobi 表示，計算的功耗和總能源使用是一個巨大的問題，并且由于地緣政治的發展、能源成本的上升和環境問題，目前它變得越來越大的系統問題。“與此同時，由于摩爾定律基本上已經結束，作為架構師，我們希望不斷為每個芯片添加特性、功能、性能和更多內核，而不會增加能源足跡。因此，我們必須更明智地管理芯片中的能源，從如何在任何時間點優化功耗與性能，如何利用并非所有計算資源都被充分利用的活動較少的時段，到減少芯片組件的功耗。”

IBM 針對其 Z Systems 的解決方案是將AI 集成到處理器芯片中。“我們可以訪問它已經存在的數據，”Jacobi 說。如果數據在處理器芯片中，并且在處理器芯片的緩存中——因為這是任何其他業務流程對這些數據進行計算的地方，例如銀行交易或信用卡交易——我不需要采取該數據并將其移動到其他地方，移動到不同的設備或通過網絡或通過 PCI 接口移動到連接 I/O 的適配器。相反，我們有本地化的 AI 引擎，我可以在那里訪問這些數據。我不必將它轉到不同的設備。這顯然大大減少了執行AI 的能源足跡。實際的計算本身，加法和乘法，它們依舊消耗功率。

是德科技

這對生態系統的其他部分意味著會變得更加復雜，因為并非每個芯片或封裝都會以相同的方式做事。是德科技新市場高級經理兼數字孿生項目經理 Chris Mueth 表示：“為了支持生態系統和產品復雜性，依舊需要做出許多改變。產品復雜性是主要驅動力，因為每個人都想要更多的小型化。每個人都希望他們擁有的產品具有更多功能。所以需要更多的集成。雖然看起來我們正在接近漸近條件，但我認為我們還有解決辦法。”

事實上，摩爾定律路線圖上至少還有幾個工藝節點，所有這三個領先的代工廠——三星、臺積電和英特爾——都有延伸到 1.x 納米范圍的路線圖。“這非常重要，因為我們必須使晶體管更小，原因有兩個，”Mueth說。“一個是速度，另一個是熱量。當您在芯片上為無數晶體管計時，您會產生大量熱量。解決這個問題的方法是縮小所有內容，但在某個時候我們會達到一個漸近峰值。”

Rambus

Rambus 的杰出發明家Steven Woo 對此表示贊同。“現在 Dennard 縮放已經基本停止，你真的無法再可靠地降低功率了。因此，如果你想繼續獲得性能，并且想繼續增加計算密度，你將不得不想辦法吸走熱量。”

例如，在電動汽車中，這意味著 ECU 必須在整個電氣系統中電源非常有限的情況下進行設計。傳統上，硬件設計人員通過添加多種模式來解決此類問題，這些模式可以被關閉和監控，以衡量系統正在做什么，例如放慢速度。

“我們在人工智能中看到的更多可能會在所有領域發揮作用的是，軟件工程師真正了解系統性能和系統精度之間的權衡，”Woo 說。“如果他們在帶寬、能量或其他方面受到某種限制，他們就會把它變成一個軟件問題。如果他們需要更多帶寬，他們可以降低數字的精度，并且專門針對降低精度或稀疏性進行訓練。在人工智能領域，系統的軟件端和硬件端之間有一個整體的集成視圖。在過去的 20 年中，以同樣的方式，考慮到緩存大小和處理器架構，程序員被迫變得更加了解架構。未來，程序員必須更加了解系統中的功率限制等問題，并嘗試使用工具和 API，讓他們以性能換取功耗。”

在汽車領域尤其如此，芯片需要隨著時間的推移可靠運行，并且需要隨著算法和通信協議的變化而更新。

Fraunhofer

“我們看到的一大趨勢是對健康狀況的監測，”Fraunhofer IIS 自適應系統部工程設計方法負責人 Roland Jancke 說。“如果您在設計時不再能夠控制芯片，那么您需要在運行期間進行監控并切換到備件或其他一些備份。對于汽車電子，您需要考慮操作過程中可能發生的一切。但如果你說，'讓我們根據零件故障的可能性來開發這個，'然后你投入了一些備件，那么你將超出你的貨幣預算。”

Jancke 說，關鍵是能夠在緊急情況下故障轉移到另一個系統，但這可能是一個非常復雜的過程。與芯片設計中正在進行的許多變化一樣，它需要打破一些傳統的孤島，在這些孤島中，系統、半導體、封裝和軟件工程師在異構架構上協同工作。

Movellus

“異構架構并不是一個新概念，”Movellus 產品、營銷和規劃高級副總裁 Vik Karvat 說。“它在許多垂直領域得到了發展和擴展，包括移動、汽車和人工智能。現在的不同之處在于異構計算元素更大、更強大。英偉達的 Hopper + Grace 解決方案、英特爾的 Sapphire Rapids 和 Falcon Shore 平臺就是例證。然而，隨著這些元素變得越來越大，并且數據中心計算需求和密度目標繼續保持其幾何級增長曲線，異構單片機將過渡到異構小芯片方法以繼續擴展。這需要系統、半成品和包裝公司齊心協力。”

我們所處的位置

1974 年，Robert Dennard 寫了一篇涉及 MOSFET 的論文，其中說隨著晶體管變得越來越小，它們的功率密度保持不變。這種情況一直持續到 2005 年，當時泄漏功率開始成為問題。“這確實是摩爾定律背后的引擎，”Codasip的高級技術營銷總監 Roddy Urquhart 說。“Dennard縮放比例和摩爾定律使您能夠利用新一代的硅幾何結構，基本上將晶體管數量增加一倍，并將時鐘速率每代提高約 40%。有趣的是，大約在那個時候，英特爾計劃推出 Pentium 5 處理器，并希望它達到 5 或 7 GHz，但由于散熱問題，他們最終不得不取消它。”

處理器設計的另一個限制因素是 CMOS 時鐘頻率的上限。

由于這些限制，從移動設備開始明顯轉向多核設計。“首先是擁有專門用于特定功能的處理器，例如用于手機圖形的 GPU、專用微控制器、處理 Wi-Fi 或藍牙等事物，”Urquhart 說。“其次，最初有用于雙核的多核系統。今天，有四個核心系統可以運行像Android 這樣的東西。對于運行操作系統之類的東西，有些操作可以并行化，而另一些操作本質上是順序的，這就是阿姆達爾定律適用的地方。”

AI/ML 等新興挑戰可以利用數據并行性來創建專門的架構來解決非常具體的問題。嵌入式設備中還有其他機會。例如，Urquhart 描述了 Codasip 一直在使用 Google 的 TensorFlow Lite for Microcontrollers 對傳統的三級流水線、32 位RISC-V 內核進行量化的一些研究。然后，該公司正在創建自定義 RISC-V 指令，以使用非常有限的計算資源加速神經網絡。

Urquhart 表示，這對于物聯網設備非常有效，因為物聯網設備需要進行簡單的傳感或簡單的視頻處理。“對于增強現實或自動駕駛等應用，您要處理的視頻數據量要大得多。利用它的方法將是利用數據的內在并行性。有很多這樣的例子。據說谷歌正在使用其張量處理單元在其服務器場上進行圖像識別。TPU 是一個脈動陣列，因此它處理矩陣的效率很高。這是該行業正在采取的一種方法。”

我們將走向何方？

為了在計算性能方面取得進步，一種方法是采用相對傳統的內核并通過額外的指令或額外的處理單元來增強它們，其中可以加速某些東西但仍保留一定數量的通用功能. “否則，你將不得不使用一些人談論的用于 AI/ML 目的的特殊陣列，”Urquhart 說。“還有一些新穎的方法。10 年前您不會想到將模擬用于矩陣處理，但像 Mythic 這樣的公司發現，出于推理目的，它們不需要超高精度。所以他們一直在利用模擬陣列來進行矩陣處理。”

這說明了當今向定制硅方法激增的趨勢，這對 EDA 生態系統需要交付的內容產生了拉動效應。EDA 一直在競相提供解決方案來解決設計團隊遇到的架構、設計和驗證問題。

“EDA 不推動這些事情，而是致力于使人們的發明成為可能，”Imperas Software 的首席執行官 Simon Davidmann 指出，并指出 EDA 還試圖幫助那些突破一切界限的人。通常情況下，那些突破界限的人往往會想出自己的做事方式。然后 EDA 提供幫助，使其更具成本效益、可擴展性和可共享性。然后該行業可以向前發展，并且它不會充滿專有的一次性方法。如果 EDA 確實有市場，它往往會發展。

它還展示了 EDA 工程師的能力。“建造半導體和架構的人非常聰明， EDA 就必須同樣聰明，才能了解他們需要什么，然后幫助他們做到這一點——并且以一種更通用、更具成本效益的方式來做，”Davidmann 說。“然而，發明者的發明與 EDA 為他們提供幫助之間存在矛盾。EDA 非常努力地接近領導者并為他們構建有效的解決方案。這些改變會影響 EDA，因為該行業必須像往常一樣繼續努力在每件事上做得更好和更多。隨著架構的變化，工程團隊需要新技術。EDA 嘗試為客戶提供解決方案。EDA 的目標是解決世界上的設計實現問題，做得更好，并幫助客戶做到這一點。”

即使考慮到管理芯片設計和 EDA 終結的傳統法律的挑戰，依舊有很多可能。“這實際上是一個能夠解決的優化范圍以及系統如何劃分的問題，”西門子 EDA 數字驗證技術戰略總監 Neil Hand 說。

直到最近，大多數設計都依賴于最初的系統分解，然后對系統的每個部分進行局部實現優化。“雖然這很有效，但它留下了很多潛在的優化，”Hand 說。“釋放這種潛力的關鍵將是新的和/或增強的工具/方法，這些工具/方法能夠實現基于模型的賽博電子系統工程設計方法 (MBCSE)，包括系統內的知情功能分配。這些工具和方法將允許系統設計人員在設計過程中進行系統分析和權衡，并隨著設計的發展進行監控。”

雖然這個概念并不新鮮，并且已經成功應用于其他設計學科，但它需要適應“電子設備之上”系統和傳統 EDA 工具用戶。Hand 指出，垂直整合的系統公司在這里有一個優勢，因為他們控制著設計的所有部分，并且各個內部團隊可以一起工作。“除了這些新工具和方法之外，EDA 行業還需要與行業合作建立一個能夠共享系統設計數據和創建虛擬垂直集成系統公司的生態系統。因此，這不僅僅是工具和方法，還包括有效的數據和元數據共享。”

這包括工作流程。是德科技的 Mueth 觀察到，工作流是 EDA 行業發展的新前沿。

“在 EDA 技術中，很多技術在很大程度上已經成熟，”Mueth 說。“雖然每個人都在逐步取得進展并逐步解決問題，但現在最大的瓶頸是圍繞這些復雜系統的工作流程。您必須考慮整個產品開發周期，因為這是手頭的任務。假設您有一個團隊，他們將多個職能部門的一些工作流程組合在一起，他們都在努力設計這個概念。讓我們驗證一下。讓我們把它轉移到生產中。所以它從概念到設計和設計驗證，然后到原型 DVT 測試。這就是硬件領域的驗證。然后是試生產，您可以在其中進行一些有限的運行，并弄清楚如何使其真正有效地用于制造。

然后是制造。這意味著產品開發流程有六個主要步驟。今天的工作流程由許多手動過程組成。訣竅是刪除這些，連接所有內容以共享 IP，引入數字線程，并包括數據和工具的互操作性。這必須是生態系統的一部分，但事情太復雜了，你不能再手動管理這些了。”

這將如何應用于定制設計越來越多的市場還有待觀察。西門子 EDA 的 CSD 營銷總監Stuart Clubb 表示：我們已經在許多應用中看到基于軟件的 SoC 或服務器端解決方案不再足夠或沒有競爭力。“定制硬件加速器作為一種提供更低功耗和更高性能的解決方案，能夠根據特定的應用需求調整硬件，正在取得進展。”

這些加速器中的許多加速器在本質上是高度算法化的，它們在 RTL 中的設計和驗證在時間和工程資源方面依舊是一個挑戰。系統公司正在通過構建自己的SoC 來滿足他們的特定需求，以適應手頭的角色。相比之下，芯片公司需要提供廣泛的產品來應對，通常包含針對不同市場的相同加速器的變體，Clubb 說。

這就是高級綜合 (HLS) 和高級驗證 (HLV) 越來越受歡迎的地方。

Clubb 解釋說，與傳統 RTL 相比，HLS/HLV 結合使用可顯著減少設計和驗證時間，同時在加速器領域提供更具競爭力的解決方案。他預計這種市場需求和應用將在廣泛的垂直市場中繼續增長，從電池敏感的邊緣應用一直到服務器場中的解決方案。“系統架構師和芯片設計師需要構建更智能、更專業的硬件，以利用可用的工藝節點和晶體管，但要注意我們現在看到的物理限制，因為阿姆達爾定律和丹納德縮放開始彎曲和破壞，”他說。

Urquhart 還指出，計算性能的一些重大改進源于 90 年代的 ASIC 革命。

“然后，在 2000 年代初，更多的通用計算單元接管了，因為他們當時能夠通過包括綜合在內的 EDA 工具來完成繁重的工作，”他說。“隨著過去十年向 SoC 的過渡，以及其他一些有趣的事情，例如創建小芯片和將系統封裝起來，關鍵的推動因素之一——尤其是在 SoC 中——一直是處理器 IP 的可用性。但我們看到了它的局限性。甚至Arm 也擁有從應用處理器到嵌入式進程的極其廣泛的產品系列。如果你要獲得更多的性能，你將不得不有進一步的專業化。這意味著您將不得不擁有更廣泛的社區參與設計，或者更有可能對處理器內核進行微調或定制。這變成了一個 EDA 問題。處理器設計自動化有很多機會，通過設計自動化，我們將不得不讓更廣泛的社區來設計或修改處理器。過去，要么是英特爾和AMD 等微處理器公司的員工，要么是 Arm、Synopsys 和 Cadence 等工藝或 IP 公司的員工，但我們將不得不向更廣泛的社區開放。”

結論

隨著芯片制造商從單片解決方案轉向多芯片解決方案，出現了需要創新解決方案的新的根本性挑戰。“半導體供應商將面臨 OCV 問題和光罩大小芯片的關閉時間問題，”Movellus 的 Karvat 說。“封裝級別將面臨分檔和功率挑戰，我們需要弄清楚如何從性能、驗證和可靠性的角度使多芯片解決方案表現得像單片解決方案一樣。EDA 在這方面發揮著舉足輕重的作用。”

這需要半導體設計的實質性轉變。IBM 的 Jacobi 認為，半導體生態系統還沒有完全理解 Dennard 縮放的終結真正意味著什么。“它將推動創新，并將推動其他變化。架構師將通過弄清楚事情在這個世界上應該如何運作來做出更多貢獻，在這個世界上，我們無法利用過去 20 或 30 年產生的來自摩爾定律和Dennard縮放的價值。這種趨勢正在發生變化，建筑行業變得比以往更加重要。”

更多信息可以來這里獲取==>>電子技術應用-AET<<