基于RISC-V的硬件管理控制器設計
電子技術應用
王亞軍，李俊龍，趙達，楊亮
中電科申泰信息科技有限公司
摘要： 隨著云計算、大數據等先進計算產業的發展，基于硬件的管理模式實現智能化管理具有重要意義。基于RISC-V核心設計實現一種硬件管理控制芯片，利用網絡通信工具，實現對應用系統的有效管理。基于UVM驗證方法學構建驗證平臺進行仿真驗證，基于FPGA構建芯片原型驗證平臺與上位機進行協同驗證與穩定性測試。物理設計采用40 nm工藝，設計頻率為250 MHz。
中圖分類號：TN46 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.234629
中文引用格式： 王亞軍，李俊龍，趙達，等. 基于RISC-V的硬件管理控制器設計[J]. 電子技術應用，2024，50(6)：32-36.
英文引用格式： Wang Yajun，Li Junlong，Zhao Da，et al. Design of hardware management controller based on RISC-V[J]. Application of Electronic Technique，2024，50(6)：32-36.
中文引用格式： 王亞軍，李俊龍，趙達，等. 基于RISC-V的硬件管理控制器設計[J]. 電子技術應用，2024，50(6)：32-36.
英文引用格式： Wang Yajun，Li Junlong，Zhao Da，et al. Design of hardware management controller based on RISC-V[J]. Application of Electronic Technique，2024，50(6)：32-36.
Design of hardware management controller based on RISC-V
Wang Yajun，Li Junlong，Zhao Da，Yang Liang
Shen Tai Information Technology， CETC
Abstract： With the development of advanced computing industries such as cloud computing and big data, implementing intelligent management based on hardware management mode is of great significance. A hardware management controller chip is designed and implemented on the RISC-V core, utilizing network communication tools to effectively manage application systems. A verification platform is built on UVM verification methodology for simulation verification, and a chip prototype verification platform is constructed on FPGA for collaborative verification and stability testing with the upper computer. The physical design adopts a 40 nm process with a design frequency of 250 MHz.
Key words : hardware management controller；intelligent management；RISC-V
引言
隨著云計算、大數據等技術的發展[1]，計算與通信資源的密度日趨擴大，性能、能耗以及空間等狀態監控和管理的要求越來越具有挑戰，實現遠程智能化管理具有重要意義。基于硬件的管理模式使用控制器芯片進行管理，部署引導系統和操作系統內核后，利用網絡通信工具和智能平臺管理接口實現對應用系統的有效管理。
RISC-V架構具有模塊化的特點和強大的擴展能力，能夠根據應用需求選擇合適的功能指令集，隨著RISC-V產業生態的快速發展，其應用范圍及規模逐步擴大[2]。本文基于RISC-V核心設計一種硬件管理控制器芯片。
本文詳細內容請下載：
http://www.viuna.cn/resource/share/2000006026
作者信息：
王亞軍，李俊龍，趙達，楊亮
（中電科申泰信息科技有限公司，江蘇 無錫 214128）
此內容為AET網站原創，未經授權禁止轉載。