器件級帶電器件模型靜電放電測試標準分析及應用
電子技術應用
江徽1，2，唐震1，王倩倩1，萬永康1，2，虞勇堅1，2
1.中國電子科技集團公司第五十八研究所； 2.無錫市集成電路測試和可靠性重點實驗室
摘要： 針對器件級帶電器件模型（CDM）靜電放電國內(nèi)外主要測試標準進行了整理、分析與解讀。梳理了各標準之間的差異性和關聯(lián)性，明確了各標準的應用范圍與技術要點。深入研究了影響器件級帶電器件模型（CDM）靜電放電測試結(jié)果的因素與控制方法，提出了在標準應用過程中保障結(jié)果一致性和準確性的相關技術技巧，為器件級帶電器件模型（CDM）測試標準的選擇、測試和工程應用提供了指導。
中圖分類號：TN306 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.246015
中文引用格式： 江徽，唐震，王倩倩，等. 器件級帶電器件模型靜電放電測試標準分析及應用[J]. 電子技術應用，2025，51(4)：35-39.
英文引用格式： Jiang Hui，Tang Zhen，Wang Qianqian，et al. Analysis and application of electrostatic discharge testing standards for device level charged device models[J]. Application of Electronic Technique，2025，51(4)：35-39.
中文引用格式： 江徽，唐震，王倩倩，等. 器件級帶電器件模型靜電放電測試標準分析及應用[J]. 電子技術應用，2025，51(4)：35-39.
英文引用格式： Jiang Hui，Tang Zhen，Wang Qianqian，et al. Analysis and application of electrostatic discharge testing standards for device level charged device models[J]. Application of Electronic Technique，2025，51(4)：35-39.
Analysis and application of electrostatic discharge testing standards for device level charged device models
Jiang Hui1，2，Tang Zhen1，Wang Qianqian1，Wan Yongkang1，2，Yu Yongjian1，2
1.China Electronics Technology Group Corporation No.58 Research Institute； 2.Key Laboratory of Integrated Circuit Testing and Reliability
Abstract： This article summarizes, analyzes, and interprets the main testing standards for electrostatic discharge of device level charged device models (CDM) both domestically and internationally. The differences and correlations between various standards were sorted out, and the application scope and technical points of each standard were clarified. The impact factors and control methods that affect the testing results of device level charged device models (CDM) were deeply studied. Relevant technical skills were proposed to ensure the consistency and accuracy of test results in the standard application process, providing guidance for the selection, testing, and engineering application of device level charged device model testing standards.
Key words : charged device model；device level；test standard
引言
半導體器件在制造、測試、試驗、裝配、運輸及貯存過程中受外在電場作用，或與其他絕緣材料相互摩擦作用，使器件內(nèi)部積聚大量電荷，與接地導體接觸后形成導電通道，大量電荷向外部傳導，并極短的時間內(nèi)產(chǎn)生靜電脈沖，導致器件損壞，該失效機制就是器件級帶電器件模型（CDM）靜電放電（簡稱CDM ESD）現(xiàn)象 [1-2]。
半導體制造工藝節(jié)點的提升和結(jié)構(gòu)的變化，尤其是柵氧層厚度的降低，嚴重影響了元器件對CDM ESD的耐受能力，使CDM ESD測試考核逐步成為新產(chǎn)品性能考核的必需項。目前，國內(nèi)各領域針對CDM ESD測試標準建設還不完善，基本上都是參照國際相關標準進行考核，執(zhí)行標準的差異與對相關國際標準的范圍、執(zhí)行要求以及應用范圍等認識不夠清晰，造成了測試標準的選擇、測試和工程應用過程中諸多問題產(chǎn)生[3]。
本文對CDM國內(nèi)外相關通用測試標準進行整理、分析與解讀。梳理各標準之間差異性和關聯(lián)性，明確各標準的應用范圍與技術要點，研究并分析影響器件級CDM ESD測試結(jié)果的因素與相應控制方法，并提出標準應用過程中一些技術技巧，用于保障結(jié)果一致性和準確性，指導器件級CDM ESD測試標準的選擇、測試和工程應用。
本文詳細內(nèi)容請下載：
http://www.viuna.cn/resource/share/2000006391
作者信息：
江徽1，2，唐震1，王倩倩1，萬永康1，2，虞勇堅1，2
（1.中國電子科技集團公司第五十八研究所，江蘇 無錫 214035；
2.無錫市集成電路測試和可靠性重點實驗室，江蘇 無錫 214035）
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉(zhuǎn)載。