| 一款DVI視頻接收芯片的設(shè)計 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：649 K | |
| 標簽： DVI T.M.D.S PLL | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設(shè)計了一款DVI(Digital Visual Interface)接收芯片并提出了一種基于全數(shù)字的T.M.D.S(Transition Minimized Differential Signaling)信號接收恢復(fù)方案，能夠大大降低PLL(Phase Locked Loop)的設(shè)計難度，降低芯片的硬件開銷。首先介紹了芯片的整體框架和各模塊的作用，然后對基于本方案的數(shù)據(jù)恢復(fù)原理和實現(xiàn)方式進行重點說明，最后對芯片的仿真測試結(jié)果進行了相關(guān)的討論。測試結(jié)果表明，芯片能夠兼容市面上的其他DVI產(chǎn)品并與之通信，滿足DVI 1.0規(guī)范要求。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2