7 月 23 日消息，韓媒 The Elec 本月 17 日報道稱，三星電子預(yù)計于明年推出的 2nm 先進(jìn)制程將較現(xiàn)有 3nm 工藝增加 30% 以上的 EUV 曝光層數(shù)，達(dá)“20~30 的中后半段”。

韓媒在報道中提到，根據(jù)產(chǎn)品性質(zhì)的不同，即使同一節(jié)點曝光層數(shù)量也并非完全固定。不過總體來說，三星電子 3nm 工藝的平均 EUV 曝光層數(shù)量僅為 20 層；

而在預(yù)計于 2027 年量產(chǎn)的 SF1.4 制程中，EUV 曝光層的數(shù)量有望超越 30 層。

▲ ASML 新一代 0.33NA EUV 光刻機 NXE:3800E

隨著先進(jìn)制程的演進(jìn)，對晶體管尺寸的要求逐漸嚴(yán)苛。而在曝光層中用 EUV 光刻取代傳統(tǒng) DUV，可實現(xiàn)更高光刻精度，進(jìn)一步提升晶體管密度，在單位面積中容納更多的集成電路。

在此背景下，先進(jìn)邏輯代工企業(yè)積極購進(jìn) ASML 的 EUV 機臺。

以臺積電為例，根據(jù)IT之家此前報道，其今明兩年將總共接收超 60 臺 EUV 光刻機。韓媒預(yù)估臺積電到 2025 年底將擁有超 160 臺 EUV 光刻機。

此外 DRAM 內(nèi)存行業(yè)的 EUV 光刻用量也在提升：

在第六代 20~10nm 級工藝（即 1c nm、1γ nm）上，三星電子使用了 6~7 個 EUV 層，SK 海力士使用了 5 個 EUV 層，美光也在此節(jié)點首次導(dǎo)入了 EUV 光刻。